CMOS Rail-to-Rail運(yùn)算放大器設(shè)計(jì)研究.pdf

1、近年來，以電池作為電源的電子產(chǎn)品得到廣泛使用，迫切要求采用低電壓的模擬電路來降低功耗，所以低電壓、低功耗模擬電路設(shè)計(jì)技術(shù)正成為研究的熱點(diǎn)。本文在分析MOS管恒跨導(dǎo)輸入級(jí)和AB類輸出級(jí)的基礎(chǔ)上設(shè)計(jì)了一個(gè)低壓、高增益、恒跨導(dǎo)的CMOS Rail-to-Rail運(yùn)算放大器；分析了帶隙基準(zhǔn)源曲率產(chǎn)生的主要原因，優(yōu)選VBE線性化曲率補(bǔ)償技術(shù)，設(shè)計(jì)了一個(gè)與CMOS工藝兼容的低溫度系數(shù)、高電源抑制比的帶隙基準(zhǔn)源電路，該帶隙實(shí)現(xiàn)了二階溫度曲率補(bǔ)償，另外

2、增加了啟動(dòng)電路。采用Huahong-NEC 0.25μm CMOS工藝的BSIM Spice模型，用Cadence spectre對(duì)運(yùn)放和帶隙進(jìn)行了詳細(xì)的仿真并分析了其仿真結(jié)果，優(yōu)化了所設(shè)計(jì)電路后再仿真，結(jié)果表明運(yùn)放輸入輸出范圍均可達(dá)到全擺幅，具有較高的增益、共模抑制比、電源抑制比和擺率，且噪聲?。淮藥痘鶞?zhǔn)源輸出基準(zhǔn)電壓的溫度系數(shù)為7.6ppm/℃，溫度性能良好，且具有很高的電源抑制比，滿足CMOS Rail-to-Rail運(yùn)放對(duì)基準(zhǔn)