CMOS模擬運算放大器的設(shè)計重用.pdf

1、目前，在集成電路和系統(tǒng)的設(shè)計中基于IP核的設(shè)計已得到廣泛應(yīng)用。IP核通常被分為硬核、軟核和固核。對數(shù)字電路，三種類型的IP核都已得到廣泛應(yīng)用。但對于模擬電路，由于其設(shè)計自動化水平較低，所以當(dāng)前廣泛應(yīng)用的只有硬核，即經(jīng)工藝流片驗證通過的設(shè)計版圖。這只有當(dāng)該IP核的各種性能參數(shù)要求與設(shè)計者的應(yīng)用需求完全匹配時才可行，否則，就無法利用這樣的硬核。
　　為了實現(xiàn)模擬電路更廣泛意義上的基于IP的設(shè)計，需要研究當(dāng)應(yīng)用需求或工藝條件發(fā)生變化時，

2、如何從已完成的一個具體電路設(shè)計出發(fā)，通過設(shè)計參數(shù)的改變，即resizing，盡快得到新的設(shè)計。本文研究的即是如何將一個在某一工藝線上已設(shè)計好的電路模塊，在保持主要性能指標(biāo)基本不變的要求下，通過resizing移植到新的工藝。
　　文章的主要工作是提出了運算放大器電路設(shè)計重用的一種新方法。與文獻中已有的工作類似，方法的基本思想是設(shè)法匹配移植前后電路的工作電流和部分MOS管的小信號跨導(dǎo)gm、輸出電導(dǎo)gds，從而保證關(guān)鍵的電路性能指標(biāo)不