QAM解調(diào)芯片中RS解碼的設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁,還剩62頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、數(shù)字電視在我國的廣泛應(yīng)用,對數(shù)字電視信號的傳輸質(zhì)量有了更高的要求,信道傳輸質(zhì)量顯得尤為重要,這也就對高效的信道編解碼技術(shù)提出了更高的要求。Reed-Solomon碼是現(xiàn)行DVB-C標準中使用的信道編解碼方式,其算法特性和獨特的有限域內(nèi)運算編碼的方式使得它在處理連續(xù)突發(fā)性數(shù)據(jù)錯誤上有著十分出色的表現(xiàn),因而成為歐洲電信標準協(xié)會(ETSI)的數(shù)字有線傳播標準,即DVB-C標準的重要組成部分。 文章介紹了RS碼依據(jù)的迦羅華域基礎(chǔ)理論,論

2、述了RS編碼及解碼原理和相關(guān)算法,然后針對HDTV解調(diào)芯片中前向糾錯部分的RS解碼模塊,從核心算法的選擇出發(fā)著重比較四種解碼方法,并最終確定了時域內(nèi)采用Berlekamp算法作為核心算法的解碼器設(shè)計方案。在設(shè)計中采用邏輯簡化、分時復(fù)用的方法縮小了電路規(guī)模,優(yōu)化了電路結(jié)構(gòu)。 整個電路采用Verilog-HDL,語言進行描述,各模塊及整體電路經(jīng)ModelSim軟件仿真,用SYNOPSYS工具進行邏輯綜合,邏輯仿真和FPGA驗證表明,

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論