QAM解調(diào)芯片中RS解碼的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、數(shù)字電視在我國(guó)的廣泛應(yīng)用，對(duì)數(shù)字電視信號(hào)的傳輸質(zhì)量有了更高的要求，信道傳輸質(zhì)量顯得尤為重要，這也就對(duì)高效的信道編解碼技術(shù)提出了更高的要求。Reed-Solomon碼是現(xiàn)行DVB-C標(biāo)準(zhǔn)中使用的信道編解碼方式，其算法特性和獨(dú)特的有限域內(nèi)運(yùn)算編碼的方式使得它在處理連續(xù)突發(fā)性數(shù)據(jù)錯(cuò)誤上有著十分出色的表現(xiàn)，因而成為歐洲電信標(biāo)準(zhǔn)協(xié)會(huì)(ETSI)的數(shù)字有線傳播標(biāo)準(zhǔn)，即DVB-C標(biāo)準(zhǔn)的重要組成部分。 文章介紹了RS碼依據(jù)的迦羅華域基礎(chǔ)理論，論

2、述了RS編碼及解碼原理和相關(guān)算法，然后針對(duì)HDTV解調(diào)芯片中前向糾錯(cuò)部分的RS解碼模塊，從核心算法的選擇出發(fā)著重比較四種解碼方法，并最終確定了時(shí)域內(nèi)采用Berlekamp算法作為核心算法的解碼器設(shè)計(jì)方案。在設(shè)計(jì)中采用邏輯簡(jiǎn)化、分時(shí)復(fù)用的方法縮小了電路規(guī)模，優(yōu)化了電路結(jié)構(gòu)。 整個(gè)電路采用Verilog-HDL，語(yǔ)言進(jìn)行描述，各模塊及整體電路經(jīng)ModelSim軟件仿真，用SYNOPSYS工具進(jìn)行邏輯綜合，邏輯仿真和FPGA驗(yàn)證表明，