基于FPGA的數(shù)控系統(tǒng)現(xiàn)場(chǎng)總線技術(shù)的研究.pdf_第1頁(yè)
已閱讀1頁(yè),還剩64頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、以高檔數(shù)控機(jī)床為代表的先進(jìn)裝備制造業(yè)是衡量國(guó)家工業(yè)現(xiàn)代化的標(biāo)志。傳統(tǒng)的數(shù)控裝置與伺服驅(qū)動(dòng)器之間的模擬量或脈沖量通信方式難以滿足數(shù)控系統(tǒng)對(duì)多通道、高速、高精度的要求,現(xiàn)場(chǎng)總線成為數(shù)控系統(tǒng)通信發(fā)展的主流。本文詳細(xì)分析了現(xiàn)場(chǎng)總線的特點(diǎn)、國(guó)內(nèi)外研究現(xiàn)狀以及存在的不足,圍繞著如何滿足數(shù)控系統(tǒng)實(shí)時(shí)性、同步性以及高可靠性要求,結(jié)合現(xiàn)場(chǎng)總線以及現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)技術(shù)的特點(diǎn),設(shè)計(jì)了基于FPGA的數(shù)控系統(tǒng)現(xiàn)場(chǎng)總線通信方案,并從技術(shù)方案、硬件平

2、臺(tái)、FPGA 實(shí)現(xiàn)等方面論述了數(shù)控系統(tǒng)現(xiàn)場(chǎng)總線的實(shí)現(xiàn)途徑。 本文采用了模塊化、層次化的體系結(jié)構(gòu)設(shè)計(jì)方法,結(jié)合模塊間的通訊要求以及現(xiàn)場(chǎng)總線的特點(diǎn),采用PHY+FPGA+CPU的硬件平臺(tái),由現(xiàn)場(chǎng)總線PHY 層和MAC層兩個(gè)基本層次組成,并從數(shù)控系統(tǒng)實(shí)時(shí)性、同步性、高可靠性要求以及可擴(kuò)展性、成本等方面進(jìn)行綜合的比較,確定了雙環(huán)通信方案。 研究了現(xiàn)場(chǎng)總線初始化、數(shù)據(jù)收發(fā)、硬件實(shí)時(shí)CRC-32 校驗(yàn)及其它數(shù)控相關(guān)協(xié)議模塊的FPGA

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論