半導(dǎo)體光刻工藝中圖形缺陷問(wèn)題的研究及解決.pdf

1、在摩爾定律的指引下,半導(dǎo)體工藝的發(fā)展經(jīng)歷了從0.35微米到0.25微米,0.18微米,0.13微米,直到現(xiàn)在國(guó)內(nèi)大量生產(chǎn)的最先進(jìn)的工藝0.09微米,同時(shí)0.045微米也正處在積極研發(fā)試驗(yàn)當(dāng)中。而國(guó)際上Intel等公司正在將技術(shù)節(jié)點(diǎn)向0.022微米推進(jìn)。
　　 在半導(dǎo)體集成電路制作過(guò)程中,光刻工藝是非常重要的一道工序。它的重要性在于準(zhǔn)確定義集成電路的圖形尺寸,以及前后層之間的對(duì)準(zhǔn)。光刻工藝的好壞,對(duì)后道制程中蝕刻(Etching)

2、、離子注入(IonImplantation)等工藝的準(zhǔn)確進(jìn)行至關(guān)重要。
　　 在光刻工藝過(guò)程中,有幾個(gè)比較重要的衡量規(guī)格參數(shù):關(guān)鍵尺寸CD(CriticalDimension),層對(duì)準(zhǔn)度(Ovetlay),圖形缺陷(Defect)。其中,CD和Overlay水平主要決定于曝光工序的參數(shù),如能量,對(duì)準(zhǔn)度等。而圖形缺陷水平則大多數(shù)決定于一些環(huán)境參數(shù)或者Track工藝參數(shù)。在光刻工藝發(fā)展的過(guò)程中,除了對(duì)線條定義的要求越來(lái)越嚴(yán)格,對(duì)圖形

3、缺陷的控制也越來(lái)越苛刻。
　　 本文的研究方向主要對(duì)以下幾種典型圖形缺陷的機(jī)理進(jìn)行研究,并對(duì)工藝參數(shù)角度進(jìn)行試驗(yàn)和調(diào)整優(yōu)化從而改善缺陷水平。
　　 1.線條剝離的問(wèn)題研究與解決
　　 在光刻尤其是線條特征圖形(Line/Space)完成之后,經(jīng)常發(fā)生圖形剝離的現(xiàn)象(linepeeling),尤其是較易發(fā)生在CD比較小的圖形區(qū)域。而且剝離的圖形經(jīng)常會(huì)在顯影之后易被沖刷到非缺陷圖形區(qū)域,造成后道蝕刻時(shí)部分區(qū)域被過(guò)蝕刻

4、,而部分區(qū)域會(huì)欠蝕刻。
　　 本文的研究對(duì)于最基本的粘附力不足引起的圖形剝離現(xiàn)象,探討HMDS的中文(HMDS)的引用及應(yīng)用條件的優(yōu)化,在不影響整體產(chǎn)能的前提下,提高圖形附著力從而減少圖形剝離的發(fā)生機(jī)率。
　　 2.ESCAP型光阻由于PEB延遲導(dǎo)致缺陷的研究和改善
　　 對(duì)ESCAP光阻,有其明顯的制程優(yōu)勢(shì),(EtchResistance好,FilmLoss少,制程更穩(wěn)定),但由于其PFB敏感度比較高,對(duì)環(huán)境更

5、加敏感度,導(dǎo)致它比Acetal型光阻更易受到PEB工藝參數(shù)和環(huán)境的影響。
　　 針對(duì)此部分,本文著重研究曝光前烘(PEB)延遲發(fā)生的機(jī)理及相關(guān)現(xiàn)象,通過(guò)優(yōu)化環(huán)境調(diào)整工藝及生產(chǎn)參數(shù)達(dá)到對(duì)延遲的消除,從而消除相應(yīng)的缺陷。
　　 3.前道制程污染所致圖形底部缺陷的研究和改善
　　 光刻作為圖形部門(mén),在工藝完成后會(huì)設(shè)相關(guān)的檢查工序。而很多前制程的問(wèn)題會(huì)直至光刻結(jié)束才暴露出來(lái),并且對(duì)光刻造成比較大的影響。
　　 通