AHB接口8051兼容處理器IP設計研究.pdf

1、面向10到100 MIPS性能需求的SoC系統(tǒng)，本課題在8位8051兼容內核基礎上進行擴展研究。 為利于借助兼容32位商用SoC總線的IP資源進行設計重用，并借助相應的軟硬件開發(fā)工具，本課題選擇了AMBA2．0總線規(guī)范。該設計為8051兼容內核擴展了AHB主設備接口，使之能以標準32位AHB主設備IP的形式用于AMBA SoC。內部的橋接電路完成了8051內部總線與AHB總線之間的協(xié)議轉換。封裝而成的處理器IP能無縫替換原有的3

2、2位處理器，有助于加快系統(tǒng)研發(fā)以及構建低成本的SoC解決方案。 同時利用最新的存儲工藝制程發(fā)展，本課題采用0．18um工藝的片上嵌入式FLASH存儲器作為程序存儲器，使得封裝的處理器IP具有更好的可編程性能。本課題分析了性能瓶頸，提出了添加指令高速緩存的設計方案。通過參數化建模指令高速緩存，本課題得到了8051構架下指令高速緩存的性能特性隨參數的變化關系。在測試結果和設計約束的基礎上，本課題實現(xiàn)了一種128字節(jié)容量的直接映射方式