激光測(cè)距高速采集電路的設(shè)計(jì).pdf

1、采用數(shù)字化接收技術(shù)的激光測(cè)距機(jī)有著傳統(tǒng)采用模擬技術(shù)的激光測(cè)距機(jī)不可比擬的優(yōu)點(diǎn)，比如抗干擾能力強(qiáng)、系統(tǒng)功耗低、測(cè)量精度高等。脈沖激光測(cè)距實(shí)際上是測(cè)量回波脈沖與發(fā)射脈沖之間的時(shí)間間隔。由于回波到達(dá)時(shí)刻不可能正好與激光測(cè)距機(jī)接收電路中的采樣時(shí)鐘同步，會(huì)存在一個(gè)最大時(shí)長(zhǎng)為一個(gè)采樣周期的隨機(jī)誤差。為了減少這種誤差，最直接的方法就是提高數(shù)字激光測(cè)距接收電路的采樣頻率。本文介紹了一種采樣頻率高達(dá)1GSPS的高速數(shù)據(jù)采集電路，理論上可以將這種隨機(jī)誤差減

2、小到1ns。
　　本文以高速數(shù)據(jù)采集電路的研制為主要內(nèi)容，詳細(xì)介紹了利用NS(NationalSemiconductor)公司的高速模數(shù)轉(zhuǎn)換芯片ADC08D500、Altera公司的FPGA芯片EP2S15F484和Cypress公司的USB芯片CY7C68013等組成的高速數(shù)據(jù)采集電路的設(shè)計(jì)和調(diào)試過程。
　　FPGA作為數(shù)字電路的核心，實(shí)現(xiàn)了對(duì)整個(gè)電路的時(shí)序控制、邏輯控制和對(duì)高速采集數(shù)據(jù)的緩存、實(shí)時(shí)處理，這樣就減小了電路的

3、面積，降低了功耗，提高了電路的可靠性。測(cè)距算法的實(shí)現(xiàn)方面，考慮到回波信號(hào)的非平穩(wěn)性，采用了基于FPGA實(shí)現(xiàn)的二進(jìn)小波算法來計(jì)算回波信號(hào)的上升沿。
　　本文利用VC6.0編寫了PC端的上位機(jī)控制軟件，該軟件通過USB2.0接口實(shí)現(xiàn)PC機(jī)和FPGA之間的數(shù)據(jù)交互，能夠方便地在PC機(jī)上控制高速采集電路，實(shí)現(xiàn)對(duì)已采集數(shù)據(jù)的讀取、顯示和存儲(chǔ)。
　　高速電路的設(shè)計(jì)不同于一般電路，在信號(hào)完整性(SI)、電源完整性(PI)和電磁干擾(EMI