基于WISHBONE總線的8051SOC系統(tǒng)設(shè)計(jì).pdf

1、隨著微電子技術(shù)的不斷發(fā)展，集成電路設(shè)計(jì)已進(jìn)入SOC時代，SOC設(shè)計(jì)技術(shù)己成為IC產(chǎn)業(yè)的主流技術(shù)和必然趨勢。系統(tǒng)級芯片設(shè)計(jì)技術(shù)能夠有效地縮小系統(tǒng)體積，減少芯片之間的互連延時，縮短設(shè)計(jì)周期，降低系統(tǒng)的功耗，提高系統(tǒng)的性能。因此，基于IP核復(fù)用的SOC設(shè)計(jì)方法已成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的主要方法。 本論文簡單回顧單片機(jī)以及可編程邏輯器件的發(fā)展歷程，并且闡述單片機(jī)與可編程邏輯器件相結(jié)合的SOC設(shè)計(jì)思想。此外，介紹了SOC設(shè)計(jì)流程中的一些概念

2、和原理，同時也研究了SOC設(shè)計(jì)的相關(guān)思想及IP設(shè)計(jì)和集成的方法。 依照SOC設(shè)計(jì)方法及設(shè)計(jì)流程，本論文完成了8051SOC的設(shè)計(jì)工作。該設(shè)計(jì)由1個主控制器和5個外圍設(shè)備構(gòu)成，均采用VHDL語言進(jìn)行設(shè)計(jì)描述，可讀性好，便于擴(kuò)展，易于升級，利于IP核的移植，它們適于基于IP核復(fù)用技術(shù)的SOC設(shè)計(jì)。微處理器(即主控制器)采用OREGANO公司設(shè)計(jì)的MC8051 IP核，該IP核的指令系統(tǒng)與Intel公司的51系列單片機(jī)完全兼容。本文還

3、設(shè)計(jì)了8051常用外圍器件的IP模塊，包括12C總線接口模塊、LCD顯示驅(qū)動接口模塊、8位的PWM脈沖寬度調(diào)制模塊、8位的DAC數(shù)模轉(zhuǎn)換模塊以及8Kbyte的RAM外部數(shù)據(jù)存儲模塊。此外，8051的內(nèi)部RAM和ROM以及外部RAM均在FPGA上實(shí)現(xiàn)，從而無需在硬件外部擴(kuò)展存儲模塊。 為了實(shí)現(xiàn)IP復(fù)用的功能，所有IP核的設(shè)計(jì)均采用WISHBONE總線接口。根據(jù)自頂向下的層次化設(shè)計(jì)方法，首先是完成各個IP核的設(shè)計(jì)與驗(yàn)證，然后采用WI