VDMOS結(jié)構(gòu)模型的研究與模擬.pdf

1、功率VDMOS器件是在MOS集成電路工藝基礎(chǔ)上發(fā)展起來的新一代電力電子器件。相對于雙極型器件，VDMOS器件采用電壓控制方式，具有很大的輸入阻抗，極高的開關(guān)速度，良好的熱穩(wěn)定性等一系列的獨特優(yōu)點，目前已在開關(guān)穩(wěn)壓電源、高頻加熱、計算機接口電路以及功率放大器等方面獲得了廣泛應(yīng)用。本文對VDMOS器件的結(jié)構(gòu)參數(shù)和器件性能之間的關(guān)系進行了詳細分析并用MEDICI軟件進行了模擬驗證。 本文首先用MEDICI軟件對VDMOS器件進行了電學

2、性能模擬，建立了高壓應(yīng)用時的VDMOS器件導通電阻模型，在此基礎(chǔ)上，推導出VDMOS中六邊形元胞的導通電阻計算公式。該模型能較準確地反映高壓應(yīng)用時導通電阻與外加電壓的關(guān)系。 然后討論了VDMOS器件柵漏電容的組成以及結(jié)構(gòu)參數(shù)對柵漏電容的影響，用MEDICI軟件對VDMOS在不同偏壓情況下的耗盡層展寬進行模擬，在此基礎(chǔ)上，建立了不同電壓偏置條件下柵漏電容的模型，并進行了近似計算，該模型能很好地反映出柵漏電容隨不同電壓的變化趨勢。