基于四管PPD像素的CIS模擬前端電路研究與設(shè)計(jì).pdf

1、CMOS圖像傳感器作為固態(tài)圖像傳感器的重要分支，在功耗和可集成性方面具有明顯優(yōu)勢，因而逐漸取代了CCD圖像傳感器成為數(shù)字成像器件的主流。在各項(xiàng)成像特性中，較高的像素噪聲始終是CMOS圖像傳感器的主要缺陷，并直接限制了模擬前端電路的高精度設(shè)計(jì)。本文基于四管PPD像素的低噪聲特性利用自頂向下的方法完成了一種低電壓高精度模擬前端電路的設(shè)計(jì)。 本文針對四管PPD像素在物理設(shè)計(jì)和時(shí)序設(shè)計(jì)上的噪聲消除機(jī)制進(jìn)行了研究，并根據(jù)其時(shí)序特點(diǎn)和模擬前

2、端電路整體要求設(shè)計(jì)了一種簡單可行的雙儲存節(jié)點(diǎn)型讀出電路。隨后，根據(jù)1.8V條件下實(shí)現(xiàn)10位精度128級增益控制的要求，提出了一種功耗、精度和魯棒性折衷良好的RelayRace增益步進(jìn)法，并對模擬前端最為重要的模塊--開關(guān)電容可編程放大器(SC-PGA)進(jìn)行了系統(tǒng)級頂層設(shè)計(jì)。最后，利用SMIC0.18um工藝對頂層設(shè)計(jì)各模塊進(jìn)行了實(shí)際的電路設(shè)計(jì)，并針對關(guān)鍵增益步進(jìn)狀態(tài)和整體128級步進(jìn)功能分別進(jìn)行了仿真測試，并對所得結(jié)果在功耗和精度等方面

3、的特性進(jìn)行了分析。結(jié)果表明，相對于傳統(tǒng)讀出結(jié)構(gòu)，雙節(jié)點(diǎn)儲存型讀出電路對系統(tǒng)功耗占用較小，動(dòng)態(tài)范圍有效擴(kuò)展；SC-PGA可以依照RelayRace法的要求完成增益步進(jìn)功能，其精度和速度均達(dá)到預(yù)期設(shè)計(jì)要求，整體功耗小于2mw，相比于同等SC-PGA較低。 本文具有的創(chuàng)新性工作主要在于提出了一種RelayRace增益步進(jìn)法和“二進(jìn)制+溫度計(jì)”混合電容陣列編碼法，并結(jié)合實(shí)際的增益調(diào)節(jié)范圍、精度和速度等要求對上述步進(jìn)法和相應(yīng)的編碼方法進(jìn)行