版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、視頻模擬前端芯片主要的功能是對(duì)模擬視頻信號(hào)進(jìn)行濾波、放大和量化,使模擬信號(hào)轉(zhuǎn)換成可以被數(shù)字信號(hào)處理模塊處理的數(shù)字信號(hào)。視頻模擬前端被廣泛地應(yīng)用于數(shù)碼相機(jī)、攝像機(jī)、數(shù)字電視和監(jiān)視器等消費(fèi)類電子產(chǎn)品中。因此,設(shè)計(jì)高性能、高兼容性、低成本的視頻前端芯片具有很大的市場價(jià)值。本文的研究課題是帶寬和增益可配置的高速、高精度、低功耗的視頻模擬前端(videoanalogfrontend,VAFE)IP核。
本文設(shè)計(jì)了一個(gè)10位精度、10
2、0兆赫茲采樣頻率的視頻模擬前端IP核。該IP核的主要模塊有箝位電路、低通濾波器(lowpassfilter,LPF)和集成了可編程增益放大器(programmablegainamplifier,PGA)的流水線模數(shù)轉(zhuǎn)換器(analogdigitalconverter,ADC)。本文研究了視頻模擬前端各主要模塊性能和模擬前端的整體性能之間的關(guān)系,并在這些研究的基礎(chǔ)上,根據(jù)系統(tǒng)性能可配置的設(shè)計(jì)思想,提出了適合各個(gè)模塊的不同的可配置方案。
3、r> 作者通過研究不同結(jié)構(gòu)的箝位電路,提出了適合本模擬前端的電荷泵結(jié)構(gòu)的箝位電路,利用數(shù)字信號(hào)控制箝位電路的充放電電流,實(shí)現(xiàn)了高速高精度的箝位功能。為了滿足視頻信號(hào)對(duì)帶寬的要求,本文提出了具有高通帶、帶寬可配置的低通濾波器。低通濾波器的最大帶寬可達(dá)40兆赫茲,并且可以通過調(diào)節(jié)電阻陣列實(shí)現(xiàn)帶寬可調(diào)。
最后,本文設(shè)計(jì)了一個(gè)10位100兆赫茲流水線結(jié)構(gòu)的ADC。這個(gè)ADC集成了一個(gè)PGA,實(shí)現(xiàn)了增益可調(diào)。并且采用錯(cuò)列金屬叉
4、指電容和共極板金屬叉指電容來代替金屬-絕緣體-金屬(metal-insulator-metal,MIM)電容,達(dá)到了與MIM電容接近的性能。本文還使用了對(duì)稱柵壓自舉開關(guān)、襯底自適應(yīng)變換開關(guān)、薄柵輸入對(duì)管運(yùn)算放大器等技術(shù),降低了ADC的功耗并且提高了線性度。這個(gè)ADC采用0.18μm標(biāo)準(zhǔn)數(shù)字CMOS工藝進(jìn)行了流片和測試,電源電壓為3.3/1.8V,芯片面積為2.7mm2,測試結(jié)果顯示當(dāng)采樣頻率為100MHz,輸入信號(hào)為5.1MHz,幅度為
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于標(biāo)準(zhǔn)CMOS工藝的非易失存儲(chǔ)器IP核的研究與設(shè)計(jì).pdf
- 高速CMOS LVDS收發(fā)器IP核設(shè)計(jì).pdf
- AVS視頻標(biāo)準(zhǔn)中去塊效應(yīng)濾波模塊的IP核設(shè)計(jì).pdf
- 基于FPGA的視頻處理IP核設(shè)計(jì).pdf
- CMOS模擬IP集成電路設(shè)計(jì).pdf
- 基于FPGA的視頻壓縮IP核設(shè)計(jì).pdf
- 數(shù)字伺服系統(tǒng)IP軟核的設(shè)計(jì).pdf
- AVS視頻解碼器IP核設(shè)計(jì)研究.pdf
- 基于65nm CMOS工藝的系統(tǒng)芯片專用模擬IP研究與設(shè)計(jì).pdf
- 標(biāo)準(zhǔn)數(shù)字CMOS工藝下高速流水線模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì).pdf
- 3DES IP核的設(shè)計(jì)實(shí)現(xiàn)及其在數(shù)字視頻系統(tǒng)中的應(yīng)用.pdf
- 數(shù)字IP軟核RTL級(jí)設(shè)計(jì)方法研究.pdf
- CMOS工藝下WiMax標(biāo)準(zhǔn)的射頻接收機(jī)前端設(shè)計(jì).pdf
- 納米工藝下低漏功耗CMOS標(biāo)準(zhǔn)單元的設(shè)計(jì).pdf
- 基于Xilinx IP核的功效數(shù)字預(yù)失真設(shè)計(jì).pdf
- 數(shù)字電視視頻信號(hào)處理器IP核研究.pdf
- SoC環(huán)境下IP核的設(shè)計(jì)與驗(yàn)證.pdf
- 基于VMM的數(shù)字簽名IP核的設(shè)計(jì)與驗(yàn)證.pdf
- 數(shù)字軟核IP質(zhì)量評(píng)測平臺(tái)的研究與設(shè)計(jì).pdf
- 深亞微米 CMOS 工藝下模擬集成電路的數(shù)字增強(qiáng)技術(shù)研究.pdf
評(píng)論
0/150
提交評(píng)論