基于DSP的被動(dòng)聲納信號檢測技術(shù)應(yīng)用研究.pdf

1、隨著科學(xué)技術(shù)的飛速發(fā)展，聲納設(shè)備逐漸向數(shù)字化、智能化發(fā)展。信號檢測作為聲納信號處理的重要任務(wù)之一，其性能的好壞將直接影響到整個(gè)系統(tǒng)，因此研制出高性能的信號檢測處理系統(tǒng)就很必要。被動(dòng)聲納是根據(jù)目標(biāo)航行時(shí)發(fā)出的輻射噪聲來檢測目標(biāo)并判別目標(biāo)類型的，被動(dòng)聲納的線譜檢測就是要將艦船輻射噪聲的線譜分量從寬帶背景噪聲中提取出來，以實(shí)現(xiàn)對聲納目標(biāo)的正確檢測。本文從工程實(shí)現(xiàn)的角度出發(fā)，對被動(dòng)聲納信號檢測的原理及算法進(jìn)行了初步的研究，接著重點(diǎn)研究了算法的D

2、SP實(shí)時(shí)實(shí)現(xiàn)問題。 本文首先從理論出發(fā)，討論了被動(dòng)聲吶檢測的國內(nèi)外研究現(xiàn)狀、實(shí)現(xiàn)的意義，以及其基本理論。在此基礎(chǔ)上，提出了基于線譜檢測的自適應(yīng)線譜增強(qiáng)器+Chirp-z變換相結(jié)合的檢測算法，并在Matlab中進(jìn)行了仿真研究。 然后討論了信號處理系統(tǒng)的功能任務(wù)，并對算法進(jìn)行計(jì)算量估計(jì)和實(shí)時(shí)性分析。在此基礎(chǔ)上，主要以高性能的DSP為核心，提出了“DSP+DRAM+CPLD”相結(jié)合的信號處理系統(tǒng)硬件技術(shù)方案。采用模塊化的設(shè)計(jì)思

3、想，完成了各個(gè)模塊的原理框圖設(shè)計(jì)。接著重點(diǎn)對各個(gè)模塊進(jìn)行了具體的硬件電路設(shè)計(jì)，在Protel中繪制了電路原理圖和PCB圖。主要設(shè)計(jì)的電路包括DSP時(shí)鐘、電源、復(fù)位及看門狗電路、外擴(kuò)FLASH、JTAG接口、雙端口RAM、McBSP多機(jī)通信、異步通信、LJSB2.0接口電路、CPLD邏輯電路、驅(qū)動(dòng)電路等。在Quartus Ⅱ中完成了CPLD的邏輯控制電路設(shè)計(jì)。 在硬件設(shè)計(jì)的基礎(chǔ)上，提出了在本系統(tǒng)中實(shí)現(xiàn)各項(xiàng)功能的軟件設(shè)計(jì)方案，并對