低壓功率MOSFET EOS失效機理的研究.pdf

1、半導(dǎo)體技術(shù)的不斷創(chuàng)新給電力電子產(chǎn)業(yè)帶來了革命性的發(fā)展，在能源日趨緊張的當今社會，高效的功率開關(guān)器件成為業(yè)界技術(shù)發(fā)展的引擎。隨著半導(dǎo)體器件尺寸的持續(xù)減小和集成度的不斷提高，CPU等功率消耗器件滿載時要求工作電流達120A，并且其工作電壓最小僅為0.7V；而便攜式移動設(shè)備的發(fā)展則要求其工作電源能夠高效的長時間工作，所以各種DC-DC轉(zhuǎn)換器或?qū)Ｓ玫腣RM系統(tǒng)要求高性能的功率：MOSFET作為功率開關(guān)器件，提供高效率，高性能和高可靠性的電源管理

2、。Trench power MOSFET由于其高集成度，R<,DS>(on)能夠很小，在VRM中得道廣泛應(yīng)用，但其也面臨著BV，R<,DS>(on)和Q<,GD>之間協(xié)調(diào)優(yōu)化的矛盾以及提高VRM系統(tǒng)效率和可靠性的問題。Trench power MOSFET在應(yīng)用于VRM系統(tǒng)時，EOS失效是其最常見的失效模式，如何提高系統(tǒng)效率和可靠性，防止功率MOSFET的EOS失效是一項重要的研究課題。 本文在介紹功率器件特征和發(fā)展后，重點研究

3、了Trench power MOSFET的器件物理特性，尤其是其BV，R<,DS>(on)和Q<,GD>等參數(shù)的物理意義。并且結(jié)合應(yīng)用于CPU的VRM系統(tǒng)，研究了功率．MOSFET對系統(tǒng)效率和功耗的影響，對于上端MOSFET，要求其較小的Q<,GD>來降低開關(guān)損耗，而下端器件則要求較小的R<,DS>(on)來降低其導(dǎo)通損耗。 在研究了Trench power MOSFET的物理性能和應(yīng)用要求后，就其應(yīng)用于CPUVRM系統(tǒng)的EOS

4、失效問題進行了失效分析，失效模式有： 1．僅在器件表面有較小bumt點，有g(shù)ate oxide擊穿的失效。 2．器件大面積的燒毀，或者互連引線的熔斷。 3．器件燒毀，并且伴有器件的Crack。 4．器件燒毀，伴有器件gate互連引線的開路或短路。就這些失效模式，研究了其失效機制： 1．器件應(yīng)用發(fā)生了短路(shoot-through)，由于上端器件和下端器件同時導(dǎo)通，發(fā)生原因有器件的柵充放電時間太長

5、，電路的寄生參數(shù)太大而加劇了延時。 2．器件的內(nèi)部寄生三極管的導(dǎo)通，引起器件失去控制和開關(guān)作用。 3．器件的導(dǎo)通電阻太大，互連引線的電流擁擠效應(yīng)，造成器件發(fā)熱太大。 4．器件有crack，由于die sawing，die attach，wire bond等工藝造成的微裂紋的影響，導(dǎo)致器件在EOS時伴有crack。 5．器件的熱阻太大，在die attach中有void。 6．柵互連引線開路(hee

6、l crack，bonding lift)和短路(bonding short，wire sweep)問題． 在研究這些失效問題的同時，還研究了封裝引線電阻對器件R<,DS>(on)的貢獻，達到1.28mohm，占總體的27％。 針對這些實效機制，給出了測試和篩選方法： 1．UIS測試的方法和物理意義。 2．Rg測試的方法和物理意義。 3．DVDS測試的方法和物理意義。(注：本文的研究是基于復(fù)旦大學(xué)與Fai