版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、東南大學(xué)碩士學(xué)位論文0.18μmCMOS工藝單片集成鎖相環(huán)設(shè)計姓名：王曉東申請學(xué)位級別：碩士專業(yè)：軟件工程；IC方向指導(dǎo)教師：陳瑩梅；胡英201104AbstractAbstractPLLisabasicandimportantmoduleintheanalogandmixedsignalcircuits，itcantrackthephaseandfequencyofinputsignalandoutputst￡山lephasesign
2、alPLLhasmanyadVantagessuchaslowpowerconsumption，hi曲leVelofintegration，hi曲Speed，smallarea，etcIthasbeenwidelyusedinmanyfieldssuchasthethird—generationmobilecommullication，WLANandultrawidebandwirelessconunumcationetc1’hispa
3、perproposedaPLLcircuitdesignappliedinGPSnequencysynthesisThewholeCPPLLcontainsfiVemodulesincludingPFD，CP，VCO，LPFandfrequencydiViderThispaperpresentsanewCPPLLcircuitwithlowpowerconsumption，lowphaSenoiseandstableoutput矗equ
4、encybyresearchingthe、Ⅳor：kjngprincipleofeachcomponentOnthistopic，aimingattheproblemofthemismatchbetweenthechargeanddischargecurrent，akindofgainboostingCPcircuitw11ichcaJlaccuratelymatchthechargeanddischa唱ecurrentisadopte
5、dHighoutputimpedaIlcecallgreatlyreducetheeffectofchallnellen舀hmodulation，thusma虹ngchargecurrentanddischargecurrentaccuratematchinginwideoutpmVoltager鋤geTheVaDadoptsthedifferentialcoupledLCstmcturew11ichisablet0reducetlle
6、efIfectofnoiseDflipnopappliedinPFDando也ermodulesadoptTSPCstmcturethatcallreducec骶uitpowerconsumptionThePLLcircu“isdesignedandsimulatedi11aCMOSO18pmtechnologyusiIlgCadenceSpec們RFTlle100plocktinleis12psnleppji訛rofthePLLout
7、putclockisabout2113ps111ephasenoiseofVCOis1259dBc／Hzata1MHzo船etnepowercons啪ptionofthePLLisaboutl256mWThelayoutsizeisO8mmO6mmKelywords：PhaseLockedLoop(PLL)，vohageControlledOscillator(VCO)，PhaseFrequencyDetector(PFD)，Cha唱e
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 0.18μmcmos工藝單片集成鎖相環(huán)設(shè)計
- 基于0.18μmcmos工藝的全數(shù)字鎖相環(huán)設(shè)計
- 0.18μmcmos工藝622mhz電荷泵鎖相環(huán)設(shè)計
- 基于0.18μmcmos工藝電荷泵鎖相環(huán)的設(shè)計與實現(xiàn)
- 基于0.18μmcmos工藝低功耗電荷泵鎖相環(huán)電路設(shè)計
- CMOS集成鎖相環(huán)設(shè)計.pdf
- 基于0.18μmcmos工藝的高速前饋均衡器的設(shè)計及數(shù)字鎖相環(huán)的研究
- 0.6μmcmos工藝622mhz電荷泵鎖相環(huán)的設(shè)計
- 0.18μmcmos工藝2ghz單片集成頻率合成器設(shè)計
- 0.18μmcmos工藝單片集成lc壓控振蕩器設(shè)計與實現(xiàn)
- 1.244ghz、0.25μmcmos工藝可變分頻比鎖相環(huán)倍頻器設(shè)計
- 高速鎖相環(huán)集成電路芯片的設(shè)計.pdf
- 全數(shù)字鎖相環(huán)設(shè)計
- 基于亞微米工藝的集成鎖相環(huán)的研究、設(shè)計與實現(xiàn).pdf
- 鎖相環(huán)設(shè)計外文翻譯
- 高頻低噪聲CMOS集成鎖相環(huán)電路設(shè)計.pdf
- 鎖相環(huán)大綱
- 模擬鎖相環(huán)
- 基于0.13μmcmos工藝的鎖相環(huán)頻率綜合器環(huán)路及自動頻率校準器設(shè)計
- 全數(shù)字鎖相環(huán)的設(shè)計
評論
0/150
提交評論