基于亞微米工藝的集成鎖相環(huán)的研究、設(shè)計(jì)與實(shí)現(xiàn).pdf

1、鎖相的概念是在19世紀(jì)30年代提出的,而且很快在電子學(xué)和通信領(lǐng)域中獲得廣泛應(yīng)用.盡管基本鎖相環(huán)白其出現(xiàn)之日起幾乎保持原樣,但是使用不同技術(shù)制作及滿足不同應(yīng)用要求的鎖相環(huán)的實(shí)現(xiàn)一直給設(shè)計(jì)者提出挑戰(zhàn)<'[1]>.在目前的電子通信領(lǐng)域產(chǎn)品中幾乎無一例外地用到了鎖相環(huán),它可以完成的技術(shù)功能有頻率合成與頻率轉(zhuǎn)移;自動(dòng)頻率調(diào)諧跟蹤;模擬和數(shù)字信號(hào)的相干解調(diào);AM波的同步檢波;數(shù)字通信中的位同步提取;鎖相穩(wěn)頻、倍頻和分頻;鎖相測(cè)速與測(cè)距;PM/FM調(diào)

2、制與解調(diào)等等.集成鎖相環(huán)最突出的優(yōu)點(diǎn)就是成本低廉,以鎖相環(huán)在通信芯片中提供高頻時(shí)鐘為例,鎖相環(huán)以一低頻的晶體振蕩器為輸入?yún)⒖夹盘?hào),產(chǎn)生一個(gè)與其頻率穩(wěn)定度、頻率精確度相同的高頻信號(hào),其等效于一個(gè)高頻晶體振蕩器所能產(chǎn)生的信號(hào),高頻晶振的成本是該鎖相環(huán)的幾十倍,因此芯片成本大幅下降,提高了其市場(chǎng)競(jìng)爭(zhēng)力.這是因?yàn)殒i相環(huán)可以完全兼容于低成本的標(biāo)準(zhǔn)CMOS工藝,并同時(shí)達(dá)到優(yōu)越的工作性能,所帶來的成本消耗只是廉價(jià)的低頻晶振電路.在頻率合成器中鎖相環(huán)的

3、優(yōu)勢(shì)尤其突出,因?yàn)榛阪i相環(huán)的頻率合成器可以根據(jù)需要產(chǎn)生多個(gè)精確的頻率點(diǎn),而用同樣多的晶體振蕩器代替是高代價(jià)且頻率不可調(diào)節(jié)的.因此鎖相環(huán)是技術(shù)領(lǐng)域的熱點(diǎn),這也大大提升了其在研究領(lǐng)域的受關(guān)注程度.該論文主要是在研究鎖相環(huán)環(huán)路理論的基礎(chǔ)上,結(jié)合多個(gè)應(yīng)用于實(shí)際系統(tǒng)的設(shè)計(jì)來深入研究基于亞微米工藝的集成鎖相環(huán).其中的各設(shè)計(jì)均采用1<'st> Silicon 0.25um CMOS工藝,使用Cadence Design System的EDA設(shè)計(jì)軟件