版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、天津大學(xué)碩士學(xué)位論文0.11微米DRAM制造合金化工藝良率改善姓名:徐正磊申請學(xué)位級別:碩士專業(yè):電子與通信工程指導(dǎo)教師:吳裕功張凱元20080801ABSTRACTABSTPACTTheindustryofsemiconductorintegratedcircuitsisatypicaltechnology—drivenindustryandthemomentumforitsfastupgradingliesintherapidtec
2、hnologicaldevelopmentIntegratedcircuitshave,therefore,becomethemostimportantmaterialbasisforglobalizationandknowledgebasedeconomytodayandsemiconductortechniqueshavebecomeasystematicengineeringwiththehighestprecision,diff
3、icultytechnologicaldensityanddevelopmentspeedamongallprocessingtechniquesDuetotheconstructionofafactoryinICmanufacturingcostisveryhigh,theproductionofintegratedcircuitscostisveryhigh,Inparticularastheprocessofcontinuousi
4、mprovementmanufacturingcostwillbethetideTaiseprofits,wewillhavetoimproveproductyieldsandreducewasteForadvancedintegratedcircuits,mostofthestepshavetobeveryclosetoperfectioncarlguaranteeahighyieldsUsuallyinanewtechnologyo
5、rproductsbeginning,ortheintroductionofasetoftools(machine),overallyieldsarenotveryhi曲Butthefactorsofloweryieldswillbefoundandcorrected,thenyieldswillcontinuetobeupgradeNewproducts,thenewprocessornewtoolswillbeintroducede
6、veryfewweeksormonths,ThereforeenhanceyieldsbecamesemiconductormanufacturingplantisaneverendingprocessALLOYtechnologyisusedinintegratedcircuitmanufacturingandmetalgatelineconnectingtheprocess,thegateofthemanufacturingproc
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 0.11微米dram深溝蝕刻設(shè)備改進(jìn)
- 0.11微米dram制程中對聚合物殘留物的研究
- 0.11um動(dòng)態(tài)隨機(jī)存儲(chǔ)器dram在ic制造之光刻工藝的發(fā)展和研究
- 亞微米晶高硅鋁合金致密化工藝研究.pdf
- 0.11微米drambpsg空間問題的解決
- 0.35μm高壓(14v)工藝平臺(tái)良率提升和缺陷改善
- 0.5微米光罩式只讀存儲(chǔ)器工藝導(dǎo)入研究及良率提升
- 0.15微米高速邏輯電路器件優(yōu)化與良率提升
- DRAM BLC(Bit Line Coupling)改善.pdf
- BCD工藝優(yōu)化與良率提升.pdf
- 0.6微米eeprom工藝制造的轉(zhuǎn)讓和優(yōu)化
- 掩膜版霧狀缺陷改善與光刻良率提升.pdf
- 晶邊硅剝落致0.18微米系統(tǒng)級芯片低良率的研究
- 0.18微米高壓器件生產(chǎn)周期改善與工藝優(yōu)化研究
- 0.5微米掩模制造曝光及顯影工藝改進(jìn)
- 項(xiàng)目管理在內(nèi)存條產(chǎn)品良率改善中的應(yīng)用.pdf
- 深亞微米CMOS圖像傳感器制程開發(fā)與良率提升的研究.pdf
- 面向D公司關(guān)鍵制成良率的數(shù)據(jù)挖掘和質(zhì)量改善.pdf
- DRAM器件制造的新工藝和電性測試參數(shù)的分析.pdf
- 基于D公司良率關(guān)鍵制成的數(shù)據(jù)挖掘和質(zhì)量改善.pdf
評論
0/150
提交評論