eda課程設計--心電圖顯示

1、<p><b>　　信息科學與技術(shù)學院</b></p><p><b>　　EDA課程設計報告</b></p><p>　　摘要：針對心電信號的特點進行心電信號的采集、數(shù)據(jù)轉(zhuǎn)換模塊的設計與開發(fā)。設計一種用于心電信號采集的電路，然后進行A/D轉(zhuǎn)換，使得心電信號的頻率達到采樣要求。人體的心電信號是一種低頻率的微弱信號，由于心電信號直接取自人

2、體，所以在心電采集的過程中不可避免會混入各種干擾信號。為獲得含有較小噪聲的心電信號，需要對采集到的心電信號做降噪處理。目前對心電信號的降噪有多種方法，本文主要從濾波的方面介紹將噪聲從信號中分離。</p><p>　　關(guān)鍵詞：心電信號采集，降噪，A/D轉(zhuǎn)換放大，電源電路</p><p><b>　　總體設計思路：</b></p><p>　　心電

3、信號是一種典型的人體生理信號，具有生物電信號的普遍特征，如幅度小、頻率低并且易受外界環(huán)境干擾，為采集和測量帶來了難度。由于本系統(tǒng)需要進行大量的數(shù)學運算，所以對處理器的數(shù)據(jù)處理能力和速度也有很高的要求。如果選用處理速度很快的處理器，則相應的外設也要有與之相適應的性能指標[16]。綜合各個方面因素，電路設計要求：</p><p>　　(1)對微弱的心電心電信號進行放大和濾波等必要的信號調(diào)理</p>&l

4、t;p>　　a)設計合理的導聯(lián)系統(tǒng)，選擇合適的傳感器。</p><p>　　b)設計合理的有源濾波器，能夠進行0．05-100Hz的帶通濾波，50Hz陷波。</p><p>　　c)實現(xiàn)1000倍的信號放大。</p><p>　　d)實現(xiàn)信號電壓抬高。</p><p>　　(2)進行符合要求的A／D轉(zhuǎn)換</p><p

5、>　　根據(jù)采樣定理，采樣頻率要是心電頻率的2倍以上，所以A/D的采樣頻率至少要達到200Hz以上。</p><p><b>　　(3)設計電源電路</b></p><p>　　1.1心電信號采集電路</p><p><b>　　圖1系統(tǒng)流程圖</b></p><p><b>　　1.

6、2前置放大級</b></p><p>　　由于心電信號是微弱信號，所以設置前置放大器用來放大心電信號；為了抑制基線漂移，設置了0.5Hz高通濾波；由于心電信號屬于低頻信號，設置了二階低通巴特沃斯濾波器，消除100 Hz以上的高頻成分；為了消除50 Hz工頻干擾，設置50 Hz雙T陷波電路；為了心電信號不失真，設計了電平抬升電路；最后設置了A/D轉(zhuǎn)換電路，使信號頻率達到采樣要求[17]。</p&g

7、t;<p>　　本系統(tǒng)選用的前置放大器是AD620A，具有很好的性能，非常適合作為心電信號測量前置放大器，引腳分布如圖3.2其具體規(guī)格特性如下：</p><p>　　(1)電源供應范圍：±2.3V-±18V；</p><p>　　(2)高精度：輸人最大偏置電流：1mA；輸人最大失調(diào)電流：O．5nA；輸入最大失調(diào)電壓：50μV；最大溫度漂移：O．6μV／℃；

8、輸入阻抗：10GΩ。</p><p>　　(3)低雜訊：輸入電壓噪聲(f=1K Hz)：9nV／：共模抑制比(增益G=10)：100dB。AD620的增益可調(diào)，范圍為1～1000倍，通過調(diào)節(jié)AD620A的1和8腿之間的Rg的值來實現(xiàn)：</p><p>　　圖2 AD620引腳分布圖</p><p>　　本電路所用的集成放大電路為OP07。引腳分布如圖3.3。OP07

9、芯片是一種低噪聲的單運算放大器集成電路。由于OP07具有非常低的輸入失調(diào)電壓（對于OP07A最大為75μV），所以OP07在很多應用場合不需要額外的調(diào)零措施。OP07同時具有輸入偏置電流低（OP07A為±2nA）和開環(huán)增益高（對于OP07A為300V/mV）的特點，這種低失調(diào)、高開環(huán)增益的特性使得OP07特別適用于高增益的測量設備和放大傳感器的微弱信號等方面。其主要規(guī)格參數(shù)有：電源供應范圍：3V-18V；輸入最大失調(diào)電壓：75

10、μV；最大溫度漂移：1.3μV /℃。</p><p>　　圖3 OP07引腳圖</p><p><b>　　圖4硬件電路圖</b></p><p>　　1.3高通濾波電路的設計</p><p>　　高通濾波器(消除基線漂移)在電路部分加上簡單的高通濾波環(huán)節(jié)，對隔斷直流通路和消除基線漂移將會起到事半功倍的效果，本部分電

11、路置于預放大與信號放大電路之間，一個簡單的無源高通濾波電路,具體電路如下圖所示：</p><p><b>　　圖5：高通濾波器</b></p><p>　　其特征頻率(轉(zhuǎn)折頻率)計算為：</p><p>　　經(jīng)過高通濾波后，可以大大削弱0．03 Hz以下因呼吸等引起的基線漂移程度，心電信號低頻端也就相應地取該頻率。</p><

12、;p>　　1.4低通濾波器設計</p><p>　　心電信號頻率主要集中在低頻段（0.05Hz—100Hz），在此頻以外還存在著很多對心電信號造成干擾的信號。高通濾波已在上面實現(xiàn)，現(xiàn)在只要做好低通部分就可以實現(xiàn)帶通濾波。這里我們用運放實現(xiàn)的四階有源濾波器來實現(xiàn)截止頻率設為100Hz的低通濾波器。電路圖如下：</p><p>　　圖6：截止頻率為100Hz的低通濾波器</p>

13、;<p><b>　　1.5放大電路</b></p><p>　　心電信號雖然通過前級電路放大，但電壓幅度還不適合進行A/D轉(zhuǎn)換。因此在A/D轉(zhuǎn)換之前，還要對心電信號進一步放大，使其滿足A/D轉(zhuǎn)換芯片ADC0809的電器要求（輸入電壓為0-5V）。</p><p><b>　　圖7前置放大電路</b></p><

14、p><b>　　1.6 A/D轉(zhuǎn)換</b></p><p>　　ADC0809是帶有8位A/D轉(zhuǎn)換器、8路多路開關(guān)以及微處理機兼容的控制邏輯的CMOS組件組成，電路圖如下：</p><p>　　圖8：8位AD轉(zhuǎn)換電路</p><p><b>　　液晶顯示</b></p><p>　　libra

15、ry IEEE;</p><p>　　use IEEE.STD_LOGIC_1164.ALL;</p><p>　　use IEEE.STD_LOGIC_ARITH.ALL;</p><p>　　use IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>　　entity ctrl is</p><p

16、>　　Port (sysclk : in std_logic;</p><p>　　reset : in std_logic;</p><p>　　ad: out std_logic_vector(9 downto 0); --10位地址輸出</p><p>　　A0: out std_logic; --設置控制命令

17、與數(shù)據(jù)</p><p>　　CS1:out std_logic; --片選信號SED1502(1)</p><p>　　CS2:out std_logic); --片選信號SED1502(2) </p><p><b>　

18、　end ctrl;</b></p><p>　　architecture Behavioral of ctrl is</p><p>　　signal divcnt : std_logic_vector(11 downto 0); --系統(tǒng)計數(shù)</p><p>　　signal data : std_logic_vector(9 downto 0);

19、 --地址輸出</p><p>　　signal clk1,clk2,a01,cs11,cs21,flag,csflag : std_logic;</p><p><b>　　begin</b></p><p>　　process(sysclk,reset) --初始計數(shù)</p><p><b>　　

20、begin</b></p><p>　　if reset='0' then</p><p>　　divcnt <= (others=>'0');</p><p>　　flag<='1';</p><p>　　elsif sysclk'event and sy

21、sclk='1' then</p><p>　　if divcnt="100000010011" then --10#2067#;</p><p>　　flag<='0';</p><p>　　divcnt<="000000000000";</p><p&g

22、t;<b>　　else</b></p><p>　　divcnt <= divcnt + 1;</p><p><b>　　end if;</b></p><p><b>　　end if;</b></p><p>　　end process;</p>&

23、lt;p>　　data<=divcnt(11 downto 2);--最高10位為地址</p><p>　　clk1<=divcnt(0) and flag; </p><p>　　clk2<=divcnt(1) and flag;</p><p>　　process(clk1,clk2)</p><p><b&

24、gt;　　begin</b></p><p>　　if clk1'event and clk1='1' then</p><p>　　if clk2='0' then</p><p>　　csflag<='1';</p><p><b>　　else</

25、b></p><p>　　csflag<='0'; </p><p>　　end if; </p><p><b>　　end if;</b></p><p>　　end process;</p><p>　　process(clk2)</

26、p><p><b>　　begin</b></p><p>　　if clk2'event and clk2='1' then</p><p>　　case conv_integer(data) is</p><p>　　when 0|2|4|6|8|10|12|13|138|139|264|265

27、|390|391=>A01<='0';cs11<='0';cs21<='1'; </p><p>　　when 1|3|5|7|9|11|75|76|201|202|327|328|453|454=>A01<='0';cs11<='1';cs21<='

28、;0';</p><p>　　when 14 to 74=>A01<='1';cs11<='0';cs21<='1';</p><p>　　when 140 to 200=>A01<='1';cs11<='0';cs21<='1';&l

29、t;/p><p>　　when 266 to 326=>A01<='1';cs11<='0';cs21<='1';</p><p>　　when 392 to 452=>A01<='1';cs11<='0';cs21<='1';</p>

30、<p>　　when 77 to 137=>A01<='1';cs11<='1';cs21<='0';</p><p>　　when 203 to 263=>A01<='1';cs11<='1';cs21<='0';</p><p&g

31、t;　　when 329 to 389=>A01<='1';cs11<='1';cs21<='0';</p><p>　　when 455 to 515=>A01<='1';cs11<='1';cs21<='0'; </p><p>　　wh

32、en others=>A01<='0';cs11<='1';cs21<='1';</p><p><b>　　end case;</b></p><p><b>　　end if;</b></p><p>　　end process;</p&g

33、t;<p><b>　　a0<=a01;</b></p><p>　　cs1<=cs11 or csflag;</p><p>　　cs2<=cs21 or csflag;</p><p><b>　　ad<=data;</b></p><p>　　end Be

34、havioral;</p><p><b>　　圖9原理圖</b></p><p><b>　　四、課程設計總結(jié)：</b></p><p>　　通過這次對心電圖顯示的設計制作，讓我了解了EDA設計的基本步驟，也讓我了解了關(guān)于心電圖顯示的原理與設計理念。</p><p>　　本課題的目標是通過濾波的方

35、法對心電信號進行提取采集，可應用于便攜式心電機。經(jīng)過翻閱大量的文獻書籍后，我對目前通用的心電采集方法有了較為深刻的認識。經(jīng)過努力，初步完成了硬件的設計。</p><p>　　在設計中遇到了很多問題，最后在老師的辛勤指導下，終于游逆而解。同時，我學得到很多實用的知識?？傮w來說,這次設計我受益匪淺.使我對相關(guān)軟件的運用更加熟練。在摸索該如何設計程序使之實現(xiàn)所需功能的過程中,培養(yǎng)了我的設計思維,增加了實際操作能力.在讓

36、我體會到了設計的艱辛的同時,更讓我體會到成功的喜悅和快樂.。這次EDA課程設計,雖然短暫但是讓我得到多方面的提高：</p><p>　　1、提高了我們的邏輯思維能力，使我們在程序的改寫和運用上有了很大的進步。加深了我們對Verilog 硬件語言的認識，進一步增進了對一些常見器件的了解。另外，我們還更加充分的認識到，EDA這門課程在科學發(fā)展中的至關(guān)重要性。</p><p>　　2、查閱參考書

37、的獨立思考的能力以及培養(yǎng)非常重要，我們在設計電路時，遇到很多不理解的東西，有的我們通過查閱參考書弄明白，有的通過網(wǎng)絡查到，但由于時間和資料有限我們更多的還是獨立思考。</p><p>　　3、相互討論共同研究也是很重要的，經(jīng)常出現(xiàn)一些問題，經(jīng)過和同組同學討論和資料的查詢最終得到了解決。鍛煉了我們的團隊合作精神及分工合作的能力。從老師把課程設計的題目給我們之后，我們就開始著手分工以及查閱資料。在整個設計過程中，我們

38、按照老師給出的總體方案設計了一套電路原理。在設計過程中，了解了很多元器件的功能，并且對于其在電路中的使用有了更多的認識。</p><p>　　當然這畢竟第一次做，難免會遇到過各種各樣的問題，同時也在設計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。這次課程設計使我懂得了理論與實際相結(jié)合的重要性，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結(jié)合起來，才能夠真正掌握理論知識

39、，從而提高自己的實際動手能力和獨立思考的能力以及團隊合作精神。在實驗時要能沉得住心，靜下來仔細思考，多向老師和同學請教。</p><p><b>　　參考文獻：</b></p><p>　　[1] 張開滋，劉海樣，吳杰．心電信息學．北京：科學技術(shù)文獻出版社，1998．4</p><p>　　[2] 張亦華 數(shù)字邏輯設計實驗技術(shù)與EDA工具 北京

40、郵電出版社[M]，2003</p><p>　　[3] 喬廬峰VHDL數(shù)字電路設計教程 [M] 電子工業(yè)出版社，2005.9</p><p>　　[4] 楊剛 現(xiàn)代電子技術(shù)-VHDL與數(shù)字系統(tǒng)設計[M] 電子工業(yè)出版社，2004.4</p><p>　　[5] 張石 王軍輝 張帷 董建威 用于遠程無線心電監(jiān)護儀的心電信號采集電路的設計 沈陽：東北大學 2007<