數(shù)字邏輯電路設(shè)計(jì)課程報(bào)告--比賽計(jì)時(shí)器

1、<p>　　《數(shù)字邏輯電路設(shè)計(jì)》課程設(shè)計(jì)</p><p><b>　　總 結(jié) 報(bào) 告</b></p><p><b>　　題目： 比賽計(jì)時(shí)器</b></p><p><b>　　目     錄</b></p><p>

2、　　一．設(shè)計(jì)任務(wù)書……………………………1二．設(shè)計(jì)框圖及整機(jī)概述…………………1三．各單元電路的設(shè)計(jì)方案及原理說明…2</p><p>　　1、秒計(jì)數(shù)、譯碼及顯示部分的設(shè)計(jì) ……………… 2</p><p>　　2、分計(jì)數(shù)、譯碼及顯示部分的設(shè)計(jì) ……………… 4</p><p>　　3、控制電路及報(bào)警電路部分的設(shè)計(jì) ……………… 6</p>

3、<p>　　四．調(diào)試過程及結(jié)果分析…………………7五．設(shè)計(jì)、安裝及調(diào)試中的體會(huì)…………8六．對(duì)本次課程設(shè)計(jì)的意見及建議………9七．附錄（包括：整機(jī)邏輯電路圖和元器件 </p><p>　　清單………………………………… 10</p><p>　　八．關(guān)于FPGA ………………………… 11</p><p><b>　　設(shè)計(jì)任務(wù)書</

4、b></p><p>　　基本設(shè)計(jì)要求： 電腦仿真， 電路板布線</p><p>　　計(jì)時(shí)器應(yīng)具有以下功能:</p><p>　　（1）顯示時(shí)間：分鐘，秒鐘（時(shí)間為學(xué)號(hào)后兩位，小于20的加上 20）</p><p>　?。?）設(shè)置操作開關(guān)，計(jì)時(shí)器具有清零，啟動(dòng)、暫停和繼續(xù)的功能。</p><p>　　（3）場(chǎng)次

5、至少有兩次（可多次），半場(chǎng)結(jié)束時(shí)，有報(bào)警信號(hào)；比賽 結(jié)束時(shí)，計(jì)時(shí)器停止工作，有報(bào)警信號(hào)。（可用發(fā)光二極管顯示）</p><p><b>　　3、給定條件</b></p><p>　　只能采用實(shí)驗(yàn)室提供的中小規(guī)模電路進(jìn)行設(shè)計(jì)；實(shí)驗(yàn)室提供基本元件，做完后交回。</p><p><b>　　設(shè)計(jì)框圖及整機(jī)概述</b>

6、</p><p><b>　　整體設(shè)計(jì)原理框圖：</b></p><p><b>　　整機(jī)概述：</b></p><p>　　本實(shí)驗(yàn)利用數(shù)碼管、計(jì)數(shù)器、譯碼器、邏輯門等器件實(shí)現(xiàn)計(jì)時(shí)器功能。時(shí)鐘脈沖通過CLK接入計(jì)數(shù)器，計(jì)數(shù)器開始計(jì)數(shù)，再由QAQBQCQD接入譯碼器，實(shí)現(xiàn)譯碼功能，然后由譯碼器輸出端接入數(shù)碼管，顯示出計(jì)時(shí)數(shù)字

7、。而具體的進(jìn)制及控制功能通過邏輯門的與門、或門、非門等來實(shí)現(xiàn)。這就是整個(gè)實(shí)驗(yàn)的基本構(gòu)思。在這次實(shí)驗(yàn)中，我所做的比賽計(jì)時(shí)器的終場(chǎng)時(shí)間是28分鐘，因此，通過邏輯門控制秒信號(hào)的兩塊芯片進(jìn)制為60，分信號(hào)的兩塊芯片分別到2、8停止計(jì)數(shù)即可。</p><p>　　各單元電路的設(shè)計(jì)方案及原理說明</p><p>　　秒信號(hào)由實(shí)驗(yàn)箱提供，無需另行設(shè)計(jì)</p><p>　　秒計(jì)數(shù)、

8、譯碼及顯示部分的設(shè)計(jì) </p><p>　　秒計(jì)數(shù)器為M=60的計(jì)數(shù)器，即顯示00～59，采用中規(guī)模集成電路雙十進(jìn)制計(jì)數(shù)器至少需要2片，本次實(shí)驗(yàn)中采用兩片74LS160，它的個(gè)位為十進(jìn)制，十位為六進(jìn)制。兩片芯片采用并行接法，個(gè)位的RCO與十位的ENT相接，從而當(dāng)個(gè)位計(jì)數(shù)至1010的同時(shí)，通過RCO產(chǎn)生的進(jìn)位信號(hào)送給十位，十位開始計(jì)數(shù)。當(dāng)十位計(jì)數(shù)至0110時(shí)通過74LS00清零。</p><p&

9、gt;　　實(shí)驗(yàn)截圖（實(shí)驗(yàn)中為實(shí)現(xiàn)整體清零功能在與非門74LS00前加了個(gè)與門74LS08，與門一端接高電平，另一端與74LS00相接，不影響與非門的功能）及單獨(dú)接的秒計(jì)數(shù)器原理圖如下：</p><p><b>　　實(shí)驗(yàn)截圖：</b></p><p>　　單獨(dú)接的秒計(jì)數(shù)器原理圖：</p><p>　　分計(jì)數(shù)、譯碼及顯示部分的設(shè)計(jì) </p&g

10、t;<p>　　分計(jì)數(shù)器與秒計(jì)數(shù)器在進(jìn)制上不同，本次實(shí)驗(yàn)中分別計(jì)數(shù)器的進(jìn)制為28，采用兩片中規(guī)模集成電路雙十進(jìn)制計(jì)數(shù)器74LS160來實(shí)現(xiàn)，它的個(gè)位為十進(jìn)制，十位為二進(jìn)制。兩片分計(jì)數(shù)器同樣采用并行接法，當(dāng)秒計(jì)數(shù)器十位計(jì)數(shù)至0110時(shí)清零，達(dá)到0000時(shí)產(chǎn)生上升沿脈沖送入分計(jì)數(shù)器的個(gè)位開始計(jì)數(shù)。而分計(jì)數(shù)器個(gè)位的RCO與十位的ENT相接，當(dāng)個(gè)位計(jì)數(shù)至1010時(shí)清零產(chǎn)生上升脈沖送給十位，十位計(jì)數(shù)至0010而個(gè)位計(jì)數(shù)至1000時(shí)通

11、過與非門與兩片芯片的ENP相連從而讓兩片芯片停止計(jì)數(shù)。</p><p>　　注：實(shí)驗(yàn)中為實(shí)現(xiàn)其他功能，分計(jì)數(shù)器個(gè)位的RCO直接與十位的ENP、ENT相連，個(gè)位的ENP、ENT直接接高電平。分計(jì)數(shù)器十位產(chǎn)生的0010信號(hào)和個(gè)位產(chǎn)生的1000信號(hào)通過一系列邏輯門控制秒信號(hào)兩片芯片的計(jì)數(shù)狀態(tài)，從而實(shí)現(xiàn)分計(jì)數(shù)器的28進(jìn)制功能。</p><p>　　實(shí)驗(yàn)截圖及單獨(dú)接的分計(jì)數(shù)器原理圖如下：</p

12、><p><b>　　實(shí)驗(yàn)截圖：</b></p><p>　　單獨(dú)接的分計(jì)數(shù)器原理圖：</p><p>　　控制電路及報(bào)警電路部分的設(shè)計(jì) </p><p>　　本次實(shí)驗(yàn)中控制電路要實(shí)現(xiàn)的功能有：整體清零、中場(chǎng)暫停及繼續(xù)、隨時(shí)暫停及繼續(xù)；報(bào)警電路要實(shí)現(xiàn)的功能有：中場(chǎng)及全場(chǎng)結(jié)束時(shí)通過發(fā)光二極管顯示提示。</p>&

13、lt;p>　　如下整機(jī)電路邏輯圖所示，控制電路部分：用單刀雙擲開關(guān)SW1實(shí)現(xiàn)整體清零功能，具體接法為：?jiǎn)蔚峨p擲開關(guān)兩端分別接高電平和接地，中間那端與各片芯片的清零端相接（秒計(jì)數(shù)器十位的那片芯片為實(shí)現(xiàn)六進(jìn)制與與門相接，故開關(guān)應(yīng)與與門的一個(gè)輸入端相接，在實(shí)現(xiàn)自身六進(jìn)制功能的同時(shí)也能實(shí)現(xiàn)整體清零功能）；用單刀雙擲開關(guān)SW2實(shí)現(xiàn)的是中場(chǎng)暫停后繼續(xù)的功能，具體接法為：SW2的兩端分別接高電平和接地，中間那端接與非門U10：B的一端。計(jì)數(shù)時(shí)，

14、SW2打向接高電平的那端，到中場(chǎng)時(shí)，由于U10：B輸出低電平，秒計(jì)數(shù)器停止計(jì)數(shù)，整個(gè)計(jì)時(shí)器停止計(jì)數(shù)，這時(shí)若要繼續(xù)，則將SW2撥至接地的那端，此時(shí)U10：B輸出高電平，秒計(jì)數(shù)器繼續(xù)計(jì)數(shù)，計(jì)時(shí)器繼續(xù)計(jì)數(shù)。這樣，即實(shí)現(xiàn)中場(chǎng)暫停后繼續(xù)的功能。用單刀雙擲開關(guān)SW3實(shí)現(xiàn)隨時(shí)暫停和和繼續(xù)功能，具體接法為：?jiǎn)蔚峨p擲開關(guān)兩端一端接地，另一端接U10：B的輸出端，中間那端接秒計(jì)數(shù)器兩片芯片的ENP端，這樣即可實(shí)現(xiàn)整個(gè)計(jì)時(shí)器計(jì)數(shù)與否。</p>

15、<p>　　報(bào)警電路部分：接入一個(gè)發(fā)光二極管，用發(fā)光二極管發(fā)光與否作為中場(chǎng)和全場(chǎng)的信號(hào)。</p><p><b>　　調(diào)試過程及結(jié)果分析</b></p><p>　　這次實(shí)驗(yàn)一開始設(shè)計(jì)時(shí)我用的是EWB軟件，第一次設(shè)計(jì)時(shí)四塊計(jì)數(shù)器芯片間用串行接法，結(jié)果發(fā)現(xiàn)串行接法并不可行，因?yàn)樗?jì)數(shù)時(shí)要不就是計(jì)數(shù)時(shí)計(jì)到9就回1，要不就是計(jì)到9的同時(shí)就進(jìn)位了。后來改用并行接法解

16、決了這個(gè)問題。而由于EWB軟件的局限性，有信號(hào)沖突是它一樣可以運(yùn)行，而實(shí)際卻不可以，因此在報(bào)警電路部分不成功。最后改用Proteus軟件才將其設(shè)計(jì)成功。</p><p>　　電路設(shè)計(jì)好之后需要經(jīng)過調(diào)試確認(rèn)電路可行性后，方可焊接電路。根據(jù)Proteus軟件對(duì)電路仿真后得出的結(jié)論是沒有問題的，在一般情況下接線后不會(huì)有問題，但是前提是焊接時(shí)接線不能接錯(cuò)。</p><p>　　在焊接過程中，注意邊

17、焊邊檢查調(diào)試，一邊出現(xiàn)錯(cuò)誤時(shí)能夠及時(shí)發(fā)現(xiàn)并糾正。焊接時(shí)，一開始我將電源線和接地線焊在背面，焊好調(diào)試時(shí)發(fā)現(xiàn)整個(gè)電路都不計(jì)數(shù)，檢查時(shí)發(fā)現(xiàn)秒信號(hào)輸入正常，而用萬用表檢查計(jì)數(shù)器清零端時(shí)發(fā)現(xiàn)四片芯片的清零端都與接地端短接了，但檢查了好久都沒發(fā)現(xiàn)短接的地方在哪里，最終，我的解決方法是將板背面的電源線和接地線都拆了，在正面接線。解決了這個(gè)問題之后，發(fā)現(xiàn)芯片是可以計(jì)數(shù)了，但有些芯片計(jì)數(shù)不正常，秒計(jì)數(shù)器個(gè)位計(jì)數(shù)時(shí)是1、3、5、7、9的計(jì)，分計(jì)數(shù)器個(gè)位本應(yīng)

18、該是十進(jìn)制的，但它計(jì)數(shù)時(shí)計(jì)到三就清零了。檢查了好幾遍都沒發(fā)現(xiàn)問題出在哪里，又與電路圖對(duì)照了幾遍還是沒發(fā)現(xiàn)問題。后來請(qǐng)教了其他同學(xué)之后說可能是芯片有問題，他那里就是這種情況。果不其然，換了芯片之后自己的電路板終于可以正常工作了， 計(jì)數(shù)，隨時(shí)暫停和繼續(xù)，清零功能，半場(chǎng)和終場(chǎng)停止計(jì)數(shù)這些功能也都可以正常實(shí)現(xiàn)，發(fā)光二極管在半場(chǎng)和終場(chǎng)停止時(shí)也都正常發(fā)光。整體電路系統(tǒng)滿足課程設(shè)計(jì)設(shè)計(jì)要求。</p><p>　　設(shè)計(jì)、安裝及調(diào)

19、試中的體會(huì)</p><p>　　經(jīng)過將近一個(gè)月的設(shè)計(jì)與思考，終于完成了課程設(shè)計(jì)的全部實(shí)驗(yàn) 。期間遇到了許多問題，但最后都一一得到解決。在這次實(shí)驗(yàn)中總體設(shè)計(jì)在整個(gè)設(shè)計(jì)過程中非常重要，應(yīng)該花較多的時(shí)間在上面。設(shè)計(jì)時(shí)，要整體考慮，不可看一步，做一步。在整體設(shè)計(jì)都正確后，再尋求簡(jiǎn)化的方法。這次我用的就是這種方法，一開始整體設(shè)計(jì)完成后，我用到將近4塊邏輯門芯片，后來經(jīng)過化簡(jiǎn)后只用了兩塊。電路連線時(shí)，盡可能使電路連線有序，這

20、樣既利于自己修改，也利于與別人交流，同時(shí)焊接時(shí)也比較輕松。如果電路亂的連自己都看不懂，那還如何改進(jìn)和擴(kuò)展。</p><p>　　通過這次實(shí)驗(yàn)，我發(fā)現(xiàn)很多難點(diǎn)的突破都來自于與同學(xué)的合作交流，多和別人交流能使自己獲得更多信息，開拓了思路。因此無論是現(xiàn)在還是以后多別人的交流總是會(huì)有所收獲的。在這次實(shí)驗(yàn)中我也知道了自己動(dòng)手能力還不是很強(qiáng)。因此，在以后的學(xué)習(xí)中注意提高自己的動(dòng)手能力是我今后努力的方向。此外，在焊接電路的時(shí)候

21、應(yīng)該先要布好局，這樣焊接的時(shí)候才不會(huì)太亂，這點(diǎn)我覺得我在這次實(shí)驗(yàn)中做的還可以，因?yàn)槲业陌逭w布線還是比較整齊的。再者，學(xué)會(huì)如何利用萬用表去檢查電路中存在的問題并且可以知道該如何去解決這些問題。其實(shí)，難的是找出電路中的問題，只要找出了問題，解決一般不會(huì)有什么大問題。所以，學(xué)會(huì)檢查電路中問題的方法還是重中之重。</p><p>　　這次實(shí)驗(yàn)也讓自己復(fù)習(xí)了自己的數(shù)電知識(shí)，認(rèn)識(shí)到了自己在哪些方面的不足。通過這次實(shí)驗(yàn)我發(fā)現(xiàn)

22、整個(gè)實(shí)驗(yàn)都是在理論的指導(dǎo)下完成了，所以，在以后的學(xué)習(xí)中要注意學(xué)好理論基礎(chǔ)，學(xué)好專業(yè)知識(shí)，做到學(xué)以致用。</p><p>　　對(duì)本次課程設(shè)計(jì)的意見及建議</p><p>　　這次實(shí)驗(yàn)中我也發(fā)現(xiàn)一些存在的問題和一些不好的現(xiàn)象，為此，我提出以下建議：</p><p>　　同學(xué)們?cè)谧鐾陮?shí)驗(yàn)后一般直接就走了，不清理桌面，把實(shí)驗(yàn)室弄得亂亂的，并且有些同學(xué)焊接完在測(cè)試后直接把芯片

23、帶走了，讓后面的同學(xué)都找不到芯片，而且有同學(xué)反映實(shí)驗(yàn)室提供的芯片有些少，實(shí)驗(yàn)箱不夠。所以我建議，以后安排班干值班，統(tǒng)一管理實(shí)驗(yàn)元件，督促同學(xué)們實(shí)驗(yàn)后整理好桌面，保持實(shí)驗(yàn)室的清潔。</p><p>　　大部分同學(xué)遇到問題而又彼此解決不了時(shí)，找不到人指導(dǎo)，一開始也不知道助教在哪里。所以，建議以后助教可以的話經(jīng)常到實(shí)驗(yàn)室走走，指導(dǎo)一下。</p><p>　　實(shí)驗(yàn)中發(fā)現(xiàn)不少芯片都是有問題的，建議以

24、后條件允許的話，在實(shí)驗(yàn)室放一臺(tái)芯片測(cè)試儀，以便同學(xué)們能快速方便地檢查芯片，不至于在實(shí)驗(yàn)箱上連半天，影響實(shí)驗(yàn)進(jìn)程。</p><p><b>　　七．附錄</b></p><p><b>　　1、元器件清單：</b></p><p>　　2、整機(jī)邏輯電路圖：</p><p><b>　　關(guān)于F

25、PGA</b></p><p>　　這次我有幸被老師選為做FPGA的同學(xué)之一。剛開始聽到FPGA這個(gè)軟件時(shí)，我以為會(huì)很復(fù)雜，很難弄懂。而通過入門視頻的學(xué)習(xí)我發(fā)現(xiàn)目前我們用的只是FPGA原理圖設(shè)計(jì)的方式進(jìn)行設(shè)計(jì)，一般沒什么難度，唯一需要注意的就是芯片的選擇以及引腳的分配。</p><p>　　在這次FPGA的開發(fā)設(shè)計(jì)中，通過教學(xué)視頻的學(xué)習(xí)，我已經(jīng)初步掌握了用FPGA原理圖設(shè)計(jì)方式

26、進(jìn)行設(shè)計(jì)的方法。FPGA原理圖設(shè)計(jì)方式與我們用EWB或者protues仿真差不多，都是通過用芯片或者邏輯門將整個(gè)原理圖連接好，然后在下載到FPGA板上就可以顯示原理圖所要點(diǎn)亮的二極管、LED燈或者其他內(nèi)容。而FPGA與EWB或者protues仿真軟件的不同之處在于FPGA需要給某些輸入或輸出分配引腳，F(xiàn)PGA中的燈和開關(guān)、二極管等都用分配的引腳表示。所以，一般情況下，只要原理圖和引腳分配正確整個(gè)電路就沒什么大問題。</p>

27、<p>　　這次的FPGA原理圖設(shè)計(jì)方式的學(xué)習(xí)中，我是跟著學(xué)習(xí)視頻一步步做的，在做的過程中也沒出現(xiàn)什么大問題，只是在連線的時(shí)候有時(shí)會(huì)把總線和一般的線搞亂，導(dǎo)致編譯不成功，但在和學(xué)習(xí)視頻對(duì)照后也能發(fā)現(xiàn)問題。可能是由于USB Blaster驅(qū)動(dòng)安裝問題或者其他什么原因，開始的時(shí)候畫好的原理圖下載不到FPGA板上。</p><p>　　這次用FPGA設(shè)計(jì)的實(shí)驗(yàn)，不僅僅讓我初步學(xué)習(xí)熟悉了FPGA這個(gè)軟件，也讓