數(shù)字秒表課程設(shè)計(jì)

1、<p><b>　　電子技術(shù)課程設(shè)計(jì)</b></p><p><b>　　----數(shù)字秒表</b></p><p>　　學(xué)院 電子信息工程學(xué)院</p><p><b>　　專業(yè)、班級(jí) </b></p><p>　　姓名 </

2、p><p><b>　　學(xué)號(hào) </b></p><p>　　指導(dǎo)老師 </p><p><b>　　年月</b></p><p><b>　　數(shù)字秒表設(shè)計(jì)</b></p><p><b>　　設(shè)計(jì)任務(wù)與要求：</b&

3、gt;</p><p>　　設(shè)計(jì)一個(gè)數(shù)字秒表，要求它就有手控計(jì)秒，停擺和清零功能。</p><p><b>　　總體方框圖：</b></p><p><b>　　設(shè)計(jì)方案1</b></p><p>　　圖3.2.1為電子秒表的邏輯圖。按功能分成4個(gè)單元電路進(jìn)行分析。 </p><

4、;p><b>　　圖3.2.1</b></p><p><b>　　1.基本RS觸發(fā)器</b></p><p>　　圖3.2.1中單元I為集成與非門構(gòu)成的基本RS觸發(fā)器。屬低電平直接觸發(fā)的觸發(fā)器，有直接置位、復(fù)位的功能。</p><p>　　它的一路輸出Q作為單穩(wěn)態(tài)觸發(fā)器的輸入，另一路輸出Q作為與非門5的輸入控制信號(hào)

5、。</p><p>　　K2、K1接電平開關(guān)，不工作時(shí)置1。當(dāng)K2置0、K1置1，則門1輸出Q=1，門2輸出Q=0，K2再置1、K1置1，Q、Q狀態(tài)不變，K2仍置1、K1置0，則Q由0變?yōu)?，門5開啟，為計(jì)數(shù)器啟動(dòng)作好準(zhǔn)備，Q由1變0，送出負(fù)脈沖，啟動(dòng)單穩(wěn)態(tài)觸發(fā)器工作。</p><p>　　K1置0秒表清零并開始計(jì)時(shí)，K2置0秒表停止計(jì)時(shí)?；綬S觸發(fā)器在電子秒表中的職能是啟動(dòng)和停止秒表工

6、作。</p><p><b>　　2.單穩(wěn)態(tài)觸發(fā)器</b></p><p>　　圖3.2.1中單元Ⅱ?yàn)榧膳c非門構(gòu)成的微分型單穩(wěn)態(tài)觸發(fā)器，圖3.2.2為各點(diǎn)波形圖。</p><p>　　單穩(wěn)態(tài)觸發(fā)器的輸入觸發(fā)負(fù)脈沖信號(hào)ui由基本RS觸發(fā)器Q端提供，輸出負(fù)脈沖uｏ通過非門加到計(jì)數(shù)器的清除端R。</p><p>　　靜態(tài)時(shí)，

7、門4應(yīng)處于截止?fàn)顟B(tài)（輸出為高電平），故電阻R必須小于門的關(guān)門電阻Roff。定時(shí)元件RC取值不同，輸出脈沖寬度也不同。當(dāng)觸發(fā)脈沖寬度小于輸出脈沖寬度時(shí)，可以省去輸入微分電路的RP和CP。</p><p>　　單穩(wěn)態(tài)觸發(fā)器在電子秒表中的職能是為計(jì)數(shù)器提供清零信號(hào)。當(dāng)其輸出為低電平時(shí)，使各計(jì)數(shù)芯片（3片74LS90）的R的輸入為高電平（經(jīng)過了反相器），完成計(jì)數(shù)器的復(fù)位，由于采用單穩(wěn)態(tài)觸發(fā)電路，R端的高電平維持時(shí)間即為暫

8、態(tài)維持時(shí)間，暫態(tài)結(jié)束后便進(jìn)入正常計(jì)時(shí)狀態(tài)。</p><p><b>　　圖3.2.2</b></p><p><b>　　3.時(shí)鐘發(fā)生器</b></p><p>　　圖3.2.1中單元Ⅲ為555定時(shí)器構(gòu)成的多諧振蕩器，是一種性能較好的時(shí)鐘源。</p><p>　　調(diào)節(jié)電位器RW，使在輸出端3獲得頻率

9、為50HZ的矩形波形信號(hào)，當(dāng)基本RS觸發(fā)器Q＝1時(shí)，門5開啟，此時(shí)50HZ脈沖信號(hào)通過門5作為計(jì)數(shù)脈沖加于計(jì)數(shù)器1#的計(jì)數(shù)輸入端CP0。</p><p><b>　　4.計(jì)數(shù)及譯碼顯示</b></p><p>　　圖3.2.1中單元IV為二－五－十進(jìn)制加法計(jì)數(shù)器74LS90構(gòu)成電子秒表的計(jì)數(shù)單元。其中計(jì)數(shù)器74LS90 1#片接成五進(jìn)制形式，對(duì)頻率為50HZ的時(shí)鐘脈沖

10、進(jìn)行五分頻，在輸出端Q3取得周期為0.1S的矩形脈沖，作為計(jì)數(shù)器74LS90 2#片的時(shí)鐘輸入。計(jì)數(shù)器74LS90 2#片及計(jì)數(shù)器74LS90 3#片接成8421碼十進(jìn)制形成，其輸出端與數(shù)字電路實(shí)驗(yàn)箱中譯碼顯示部分的相應(yīng)輸入端連接，可顯示0.1～9.9S計(jì)時(shí)。</p><p>　　集成異步計(jì)數(shù)器74LS90是異步二一五一十進(jìn)制加法計(jì)數(shù)器，它既可以作二進(jìn)制加法計(jì)數(shù)器，又可以作五進(jìn)制和十進(jìn)制加法計(jì)數(shù)器。其功能表如表3

11、.2.1所示，引腳排列見附錄。</p><p><b>　　表3.2.1</b></p><p>　　通過不同的連接方式，74LS90可以實(shí)現(xiàn)4種不同的邏輯功能，而且還可借助R0A、R0B對(duì)計(jì)數(shù)器清零，借助S9A、S9B將計(jì)數(shù)器置9。其具體功能詳述如下：</p><p>　?。?）計(jì)數(shù)脈沖從CP0輸入，Q0作為輸出端，為二進(jìn)制計(jì)數(shù)器。</

12、p><p>　?。?）計(jì)數(shù)脈沖從CP1輸入，Q3Q2Q1作為輸出端，為異步五進(jìn)制加法計(jì)數(shù)器。</p><p>　?。?）若將CP1和Q0相連，計(jì)數(shù)脈沖由CP0輸入， Q3Q2Q1Q0作為輸出端，則構(gòu)成異步8421碼十進(jìn)制加法計(jì)數(shù)器。</p><p>　?。?）若將CP0與Q3相連，計(jì)數(shù)脈沖CP1輸入，Q0Q3Q2Q1 作為輸出端，則構(gòu)成異步5421碼十進(jìn)制加法計(jì)數(shù)器。&

13、lt;/p><p>　?。?）清零、置9功能。</p><p>　　①異步清零：當(dāng)R0A、R0B均為“1”；S9A、S9B中有“0”時(shí)，實(shí)現(xiàn)異步清零功能。</p><p>　?、谥?功能：當(dāng)S9A、S9B均為“1”；R0A、R0B中有“0時(shí)”，實(shí)現(xiàn)置9功能。</p><p><b>　　仿真電路圖：</b></p>

14、;<p><b>　　設(shè)計(jì)方案2</b></p><p>　　選用器件：74LS04，74LS00，74LS160,74LS08,555定時(shí)器。</p><p><b>　　1﹒74LS04</b></p><p>　　所用芯片74LS04是一個(gè)有六個(gè)反相器的芯片，其邏輯框圖如下圖所示：</p>

15、<p><b>　　邏輯符號(hào)圖：</b></p><p><b>　　邏輯功能表如下圖：</b></p><p><b>　　邏輯函數(shù)式Y(jié)= A</b></p><p>　　2﹒74LS00，其邏輯框圖如下圖所示：</p><p><b>　　邏輯符號(hào)圖：

16、</b></p><p><b>　　邏輯功能表如下圖：</b></p><p><b>　　邏輯函數(shù)式Y(jié)=AB</b></p><p>　　3﹒555定時(shí)器是一種中規(guī)模集成電路，只要在外部配上適當(dāng)阻容元件，就可以方便地構(gòu)成脈沖產(chǎn)生和整形電路。</p><p>　　555集成定時(shí)器由五個(gè)

17、部分組成：</p><p>　　基本RS觸發(fā)器：由兩個(gè)“與非”門組成</p><p>　　比較器：C1、C2是兩個(gè)電壓比較器</p><p>　　分壓器：阻值均為5千歐的電阻串聯(lián)起來構(gòu)成分壓器，為比較器C1和C2提供參考電壓。</p><p>　　晶體管開卷和輸出緩沖器：晶體管VT構(gòu)成開關(guān)，其狀態(tài)受端控制。輸出緩沖器就是接在輸出端的反相器G3

18、，其作用是提高定時(shí)器的帶負(fù)載能力和隔離負(fù)載對(duì)定時(shí)器的影響。</p><p><b>　　其邏輯框圖如下：</b></p><p><b>　　邏輯符號(hào)如下：</b></p><p><b>　　邏輯功能表如下圖：</b></p><p><b>　　邏輯功能描述如下：

19、</b></p><p>　　555定時(shí)器的主要功能取決于比較器，比較器的輸出控制RS觸發(fā)器和放電管T的狀態(tài)。圖中RD為復(fù)位輸入端，當(dāng)RD為低電平時(shí)，不管其他輸入端的狀態(tài)如何，輸出v0為低電平。因此在正常工作時(shí)，應(yīng)將其接高電平。    由圖可知，當(dāng)5腳懸空時(shí)，比較器C1和C2比較電壓分別為2/3VCC和1/3VCC。   

20、60;當(dāng)vI1>2/3VCC，vI2>1/3VCC時(shí)，比較器C1輸出低電平，比較器C2輸出高電平，基本RS觸發(fā)器被置0,放電三極管T導(dǎo)通，輸出端vO為低電平。     當(dāng)vI1<2/3VCC，vI2<1/3VCC時(shí)，比較器C1輸出高電平，比較器C2輸出低電平，基本RS觸發(fā)器被置1,放電三極管T截止，輸出端vO為高電平。　　當(dāng)vI1<2/3VCC，vI2>1/

21、3VCC時(shí)，基本RS觸發(fā)器R =1、S =1,觸發(fā)器狀態(tài)不變，</p><p>　　電路亦保持原狀態(tài)不變。綜合上述分析，可得555定時(shí)器功能表如表10.11.1所示。如果在電壓控制端（5腳）施加一個(gè)外加電壓（其值在0-VCC之間），比較器的參考電壓將發(fā)生變化，電路相應(yīng)的閾值、觸發(fā)電平也將隨之變化，進(jìn)而影響電路的工作狀態(tài)。</p><p>　　圖三為國(guó)產(chǎn)雙極型定時(shí)器CB555內(nèi)部電路結(jié)構(gòu)原理

22、圖。它是由比較器C1和C2，基本RS觸發(fā)器和集電極開路的放電三極管TD三部分組成。 </p><p>　　其中VH是比較器C1的輸入端，v12是比較器C2的輸入端。C1和C2的參考電壓VR1和VR2由VCC經(jīng)三個(gè)五千歐電阻分壓給出。在控制電壓輸入端VCO懸空時(shí)，VR1=2/3VCC,VR2=1/3VCC。如果VCO外接固定電壓，則VR1=VCO,VR2=1/2VCO.</p><p>　　

23、RD是置零輸入端。只要在RD端加上低電平，輸出端v0便立即被置成低電平，不受其他輸入端狀態(tài)的影響。正常工作時(shí)必須使RD處于高電平。圖中的數(shù)碼1—8為器件引腳的編號(hào)。</p><p>　　4﹒74LS160為十進(jìn)制同步加法計(jì)數(shù)器</p><p>　　邏輯框圖如圖： </p><p><b>　　邏輯符號(hào)如圖：</b>

24、</p><p><b>　　邏輯功能表如下：</b></p><p><b>　　邏輯功能描述如下：</b></p><p>　　由邏輯圖與功能表知，在CT74LS160中LD為預(yù)置數(shù)控制端，D0-D3為數(shù)據(jù)輸入端，C為進(jìn)位輸出端，RD為異步置零端，Q0-Q3位數(shù)據(jù)輸出端，EP和ET為工作狀態(tài)控制端。</p>

25、<p>　　當(dāng)RC=0時(shí)所有觸發(fā)器將同時(shí)被置零，而且置零操作不受其他輸入端狀態(tài)的影響。當(dāng)RC=1、LD=0時(shí)，電路工作在預(yù)置數(shù)狀態(tài)。這時(shí)門G16-G19的輸出始終是1，所以FF0-FF1輸入端J、K的狀態(tài)由D0-D3的狀態(tài)決定。當(dāng)RC=LD=1而EP=0、ET=1時(shí)，由于這時(shí)門G16-G19的輸出均為0，亦即FF0-FF3均處在J=K=0的狀態(tài)，所以CP信號(hào)到達(dá)時(shí)它們保持原來的狀態(tài)不變。同時(shí)C的狀態(tài)也得到保持。如果ET=0

26、、則EP不論為何狀態(tài)，計(jì)數(shù)器的狀態(tài)也保持不變，但這時(shí)進(jìn)位輸出C等于0。當(dāng)RC=LD=EP=ET=1時(shí)，電路工作在計(jì)數(shù)狀態(tài)。從電路的0000狀態(tài)開始連續(xù)輸入16個(gè)計(jì)數(shù)脈沖時(shí)，電路將從1111的狀態(tài)返回0000的狀態(tài)，C端從高電平跳變至低電平。利用C端輸出的高電平或下降沿作為進(jìn)位輸出信號(hào)。</p><p>　　其內(nèi)部原理圖如下圖所示：</p><p><b>　　5.74LS08&l

27、t;/b></p><p>　　最簡(jiǎn)單的與門可以用二極管和電阻組成。74LS08是四組二輸入端的與門。</p><p><b>　　其邏輯框圖如下圖：</b></p><p>　　其邏輯輯符號(hào)如下圖：</p><p><b>　　能表如下：</b></p><p>&l

28、t;b>　　6.LED </b></p><p>　　LED是發(fā)光二極管Light Emitting Diode的英文縮寫。</p><p>　　LED顯示屏是由發(fā)光二極管排列組成的一顯示器件。它采用低電壓掃描驅(qū)動(dòng)，具有：耗電少、使用壽命長(zhǎng)、成本低、亮度高、故障少、視角大、可視距離遠(yuǎn)、規(guī)格品種全等特點(diǎn)。目前LED顯示屏作為新一代的信息傳播媒體，已經(jīng)成為城市信息現(xiàn)代化建

29、設(shè)的標(biāo)志。管腳１２３４分別接輸出段的Ｑ０、Ｑ１Ｑ２、Ｑ３．</p><p><b>　　電路仿真：</b></p><p><b>　　功能模塊：</b></p><p><b>　　計(jì)數(shù)，顯示部分：</b></p><p>　　用三個(gè)74LS160芯片構(gòu)成循環(huán)、進(jìn)位計(jì)數(shù)器，用

30、三個(gè)LED顯示屏顯示計(jì)數(shù)。</p><p><b>　　信號(hào)發(fā)生部分：</b></p><p>　　該部分有555計(jì)時(shí)器構(gòu)成多諧振蕩器，為計(jì)數(shù)、譯碼器提供時(shí)鐘源。</p><p><b>　　開關(guān)控制：</b></p><p><b>　　控制開關(guān)：</b></p>

31、<p>　　J1和J2進(jìn)行對(duì)時(shí)鐘信號(hào)發(fā)生器和計(jì)數(shù)、譯碼器進(jìn)行控制用來實(shí)現(xiàn)秒表的計(jì)時(shí)、停擺和清零.</p><p><b>　　總電路圖：</b></p><p>　　開關(guān)可以控制秒表的計(jì)秒，停擺和清零功能。當(dāng)開關(guān)J1和J2都置高電平是秒表計(jì)時(shí)開始。在計(jì)時(shí)時(shí)J2輸入低電平秒表停擺。當(dāng)J1置低電平是秒表清零。</p><p><

32、b>　　仿真結(jié)果如圖：</b></p><p>　　開始計(jì)時(shí)：J1和J2都置高電平。</p><p>　　停擺：J1置高電平，J2輸入低電平。</p><p>　　清零：J1置低電平。</p><p><b>　　總結(jié)：</b></p><p>　　在仿真時(shí)方案1和方案2都可以實(shí)