電工電子技術課程設計----智能搶答器的設計與制作

1、<p><b>　　課 程 設 計</b></p><p><b>　　課程設計任務書</b></p><p>　　題 目: 智能搶答器的設計與制作 </p><p><b>　　初始條件： </b></p><p>　?。?）可同時供８名選手搶答輸入，每人一個

2、開關；</p><p>　　（2）穩(wěn)定顯示與輸入開關編號相對應的數字0-7；</p><p>　?。?）主持人一個開關以控制開始或顯示清0</p><p>　?。?）當有人搶答時，其對應編號立即顯示并鎖存，且其他選手被禁止</p><p><b>　　選作: 設計</b></p><p>　　具有

3、定時搶答功能的電路，由主持人預先設定時間</p><p>　　要求完成的主要任務: （包括課程設計工作量及其技術要求，以及說明書撰寫等具體要求）</p><p><b>　　設計任務及要求</b></p><p><b>　　方案比較及認證</b></p><p><b>　　系統(tǒng)框圖，原

4、理說明</b></p><p>　　硬件原理，完整電路圖，采用器件的功能說明</p><p><b>　　調試記錄及結果分析</b></p><p>　　對成果的評價及改進方法</p><p><b>　　總結（收獲及體會）</b></p><p><b&g

5、t;　　參考資料</b></p><p>　　附錄：器件表，芯片資料</p><p><b>　　時間安排：</b></p><p>　　6月27日——6月30日：明確課題，收集資料，方案確定，仿真</p><p>　　7月1日——7月4日：硬件電路制作與調試</p><p>　　7月

6、5日——7月8日：報告撰寫，交設計報告，答辯</p><p>　　指導教師簽名： 年 月 日</p><p>　　系主任（或責任教師）簽名： 年 月 </p><p><b>　　目錄</b></p><p><b>　　摘

7、要1</b></p><p>　　1智能搶答器的設計2</p><p>　　1.1搶答器的功能要求2</p><p>　　1.2方案的提出和比較2</p><p>　　1.3整體設計思路4</p><p>　　1.4單元電路的設計5</p><p>　　1.4.1搶答電路

8、設計5</p><p>　　1.4.2定時電路設計9</p><p>　　1.5搶答器整體電路12</p><p><b>　　2電路仿真13</b></p><p>　　2.1搶答電路仿真14</p><p>　　2.2整體電路仿真15</p><p>　　2

9、.3仿真中出現的問題15</p><p>　　3智能搶答器實物制作中出現的問題15</p><p><b>　　4總結16</b></p><p><b>　　參考文獻17</b></p><p>　　附錄 元器件清單--18</p><p><b>　　

10、摘要</b></p><p>　　搶答器是一種廣泛運用于各種場合的、操作簡便的普通用具。 </p><p>　　此次設計的智能搶答器可同時供8名選手或8個代表隊參加比賽。其電路由主體電路和擴展電路兩部分組成，分別由集成編碼器、計數器、鎖存器、定時器和必要的門電路等元器件組成。其中主體電路的作用是完成主持人的控制，系統(tǒng)清零與搶答開始功能，以及完成參賽者的搶答、顯示其編號的功能。擴

11、展電路主要包括秒脈沖發(fā)生電路和定時電路，起到搶答計時的作用。</p><p>　　此次設計的原理圖經Proteus仿真軟件驗證基本無誤，可實現設計所要求功能。根據原理圖，在面包板上連接構成實物。</p><p>　　關鍵詞： 搶答器 仿真 主體電路 擴展電路</p><p>　　智能搶答器的設計與制作</p><p><

12、;b>　　1智能搶答器的設計</b></p><p>　　智力競賽是一種生動活潑的教育形式和方法，通過搶答和必答兩種方式能引起參賽者和觀眾的極大興趣，并且能在極短時間內，使人們增加一些科學知識和生活常識。搶答器的應用可以避免某些競賽中的不公平，因此搶答器廣泛運用于各種場合。隨著科技的飛速發(fā)展，能夠實現搶答器功能的方式有多種，可以采用模擬電路、數字電路或模擬與數字電路相結合的方式以及利用微電腦芯片

13、作為核心部件進行邏輯控制及信號產生的單片機技術和C語言編程而設計的多路智力競賽搶答器。本設計將采用數字電路實現八路智能競賽搶答器。</p><p>　　1.1搶答器的功能要求</p><p>　　基本功能：設計一個智能競賽搶答器，可同時供8名選手或8個代表隊參加比賽，其對應的編號分別是0、1、2、3、4、5、6、7，他們各用一個搶答按鈕，按鈕的編號與選手的編號相對應，分別是S0、S1、S2

14、、S3、S4、S5、S6、S7。節(jié)目主持人擁有一個總的控制開關，用來控制系統(tǒng)的清零和搶答的開始。搶答器具有數據鎖存和顯示的功能。當主持人發(fā)出指令開始后，搶答開始，若有選手按搶答按鈕，其對應的編號立即會被鎖存，并在數碼管上顯示出對應的選手的編號。此外，禁止其他選手再搶答。第一個搶答的選手的編號一直保持到主持人將系統(tǒng)清零為止。</p><p>　　擴展功能：該搶答器具有定時搶答的功能，每次搶答的定時時間可由主持人設定

15、。當主持人宣布“開始搶答”后，定時器立即開始倒計時，并在數碼管顯示屏上顯示。參賽選手在規(guī)定的時間內搶答，搶答才有效，然后定時器停止工作，顯示器上顯示選手的編號和搶答的時刻，維持到到主持人再次清零為止。如果定時搶答的時間已到，卻沒有選手搶答，則本次搶答無效，系統(tǒng)會封鎖輸入電路，禁止選手超時后搶答，時間顯示器上顯示00。</p><p>　　1.2方案的提出和比較</p><p>　　根據對功

16、能要求的理解，可以設計出如下兩種方案。</p><p>　　方案一系統(tǒng)框圖如圖1所示。</p><p>　　圖1 方案一系統(tǒng)框圖</p><p>　　方案一所示搶答器工作過程：該方案是將搶答按鈕先直接與鎖存器相連，將最先搶答的選手的編號鎖定，再依次經過優(yōu)先編碼器、譯碼器和七段顯示器，最后顯示的是搶答選手的編號，經過優(yōu)先編碼器后的信號到單穩(wěn)態(tài)觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器又與報

17、警電路直接連接，所以顯示編號的同時可以發(fā)出報警信號。另外由主持人控制開關和其他部分電路通過門電路實現控制。</p><p>　　方案二系統(tǒng)框圖如圖2所示。</p><p>　　圖2 方案二系統(tǒng)框圖</p><p>　　方案二所示搶答器的工作過程：主持人按動開始搶答的開關后，最先搶答的選手的電平信號先經過優(yōu)先編碼器，再依次經過數據鎖存器，此時已經限制了其他選手的搶答，

18、信號再經過譯碼器和七段數碼顯示器，將最先搶答的該選手的編號顯示出來，到此完成的是搶答功能；如果沒有人搶答，30秒減計數器減到00，此是完成計時功能。</p><p>　　看圖發(fā)現，第二種方案更好些。它的優(yōu)點在于，這種方案原理比較簡單。主持人對整體電路的控制只需幾個門電路就可完成，不必用特別的芯片來組成控制電路。在有選手搶答后或者計時開始和結束時。既減少了布線使整個電路更直觀簡單，又降低了產生錯誤的可能性。<

19、/p><p><b>　　1.3整體設計思路</b></p><p>　　根據需要的功能，將定時搶答器電路分為主體電路和擴展電路兩部分。主體電路完成基本的搶答功能，即開始搶答后，當選手按動按鈕時，顯示選手編號并鎖存，同時封鎖輸入電路，禁止其他選手搶答。擴展電路完成搶答的定時功能。</p><p>　　比賽開始時，接通電源，主持人把開關置于“清零”位

20、置，搶答器此時并未工作，數碼管無顯示，定時顯示器上顯示設定的搶答時間。當主持人宣布“搶答開始”，同時將總的控制開關撥到“開始”位置，搶答器則開始處于工作狀態(tài)，定時器開始倒計時。若選手在規(guī)定時間內搶答，則搶答電路應該實現一下功能：</p><p>　　(1)編碼器電路識別出出搶答者的編號，并由鎖存器進行鎖存，然后由譯碼顯示電路顯示編號；</p><p>　　(2)控制電路對輸入電路進行封鎖，

21、避免其他選手再次進行搶答； </p><p>　　(3)控制電路使定時器停止工作，時間顯示器上顯示剩余的搶答時間，并保持到主持人將系統(tǒng)清零為止。</p><p>　　當選手將問題回答完畢時，主持人操作控制開關，電路禁止工作狀態(tài)，為下一輪的搶答做好準備。若規(guī)定的時間已到，但是沒有人搶答時，系統(tǒng)會封鎖輸入電路，禁止選手超時后搶答。</p><p>　　搶答器的工作過程是

22、，主持人按動開始搶答的開關后，最先搶答的選手的電平信號經過優(yōu)先編碼器、鎖存器，此時已限制了其他選手的搶答，信號再經過譯碼器和七段數碼顯示器，將該選手的編號顯示出來；如果沒有人搶答，減計數器會減到00，由此完成了計時功能。</p><p>　　圖3 智能搶答器總體設計框圖</p><p>　　1.4單元電路的設計</p><p>　　1.4.1搶答電路設計</p

23、><p>　　搶答電路的功能有兩個：一是能識別出選手按鍵的先后順序，并鎖存優(yōu)先搶答者的編號，供譯碼顯示電路用；二是要使其他選手的按鈕操作無效。因此，可以選用優(yōu)先編碼器74LS148和RS鎖存器74LS279以及譯碼顯示電路完成上述功能。</p><p>　　74LS148是八線-三線優(yōu)先編碼器，該編碼器有8個信號輸入端，3個二進制輸出端，輸入輸出端均為低電平有效。EI為輸入使能端，低電平有效，

24、當EI為低電平時，編碼器處于工作狀態(tài)，當EI為高電平時，編碼器處于禁止狀態(tài)。EO為輸出使能端，只有在EI=0，且所有輸入都為1時，輸出才為0；GS表征編碼器的工作狀態(tài)，當且僅當EI為低電平，且輸入至少有一各為有效電平時，GS才有效。因此，可通過EI、EO、GS功能擴展端對電路進行相應的控制。優(yōu)先編碼器在搶答電路中功能是識別搶答者的編號。</p><p>　　圖4 74LS148引腳圖</p><

25、;p>　　表1 74LS148真值表</p><p>　　圖5 74LS279引腳圖</p><p>　　表2 74LS279真值表</p><p>　　74LS279是4個由與非門構成的RS鎖存器。其中，1S和3S有兩個輸入端，S1和S2均為相與的關系。本設計中，將S2均接高電平，僅利用S1控制輸出。其引腳圖如圖6所示，下表為SR鎖存器的功能真值表，值得注意

26、的是S和R不能同時為高電平，否則輸出不確定。</p><p>　　圖6 74LS48引腳圖</p><p>　　表3 74LS48真值表</p><p>　　由真值表可以看出譯碼器74LS48輸出高電平有效，驅動共陰極數碼管。七段顯示譯碼器一般與七段數碼顯示器相連，共同構成四輸入端的數碼顯示電路，如圖7所示。共陰極數碼顯示器的功能表如表4所示。</p>

27、<p>　　圖7 74LS48組成的四個輸入端的數碼顯示組合電路</p><p>　　表4 共陰極數碼顯示器的功能表</p><p>　　結合上述各芯片功能和準備設計的搶答器的功能要求，可設計出搶答器電路如下所示。</p><p><b>　　圖8 搶答器電路</b></p><p>　　工作原理：SW1-S

28、W8為八位選手的搶答開關，分別對應選手0、1、2、3、4、5、6、7。SW9單刀雙擲開關，是主持人的總控制開關。當主持人控制開關置于“清零”狀態(tài)時，RS觸發(fā)器的R端為低電平，輸出端全部為低電平。于是74LS48的顯示器滅燈；74LS148的輸入端ST為高電平，74LS148處于工作狀態(tài)，此時鎖存電路不工作。當SW9置于開始狀態(tài)，優(yōu)先編碼電路和鎖存電路同時開始工作。74LS279的1R、1S均為高電平，由真值表可知，輸出1Q為低電平，從而

29、使74LS148輸入使能端為低電平有效，即搶答器處于等待工作狀態(tài)。若有選手（假設為1號選手）按動搶答開關（即閉合SW2），此時優(yōu)先編碼器74LS148輸入端I1接低電平有效，則輸出A2A1A0為001，A2A1A0分別接至4S、3S、2S，根據RS鎖存器真值表，2Q3Q4Q輸出分別為100，從而74LS48的輸入端DCBA為0001，經74LS48譯碼，顯示器上顯示“1”。與此同時，當74LS148輸入端有一個為低電平時，GS為低電平有

30、效，即譯碼器處于工作狀態(tài)，從而使1S為0，此時1Q輸出為高電平，致使EI為高電平，74LS148處于</p><p>　　1.4.2定時電路設計</p><p>　　設計要求搶答器具有定時功能，且節(jié)目主持人可自由設定一次搶答的時間（設為30s）。設計中選用十進制同步加/減計數器74LS192進行設計，74LS192具有置數和清零功能，其引腳圖和邏輯圖如圖9所示，真值表如表5所示。</

31、p><p>　　圖9 74LS192引腳圖</p><p>　　P0、P1、P2、P3——置數并行數據輸入；Q0、Q1、Q2、Q3——計數數據輸出；</p><p>　　CR————————清零端；LD————————置數端；</p><p>　　CPu ———————加法計數CP輸入；CPd ———————減法計數CP輸入；</p>

32、<p>　　CO————————進位輸出端；BO————————借位輸出端。 </p><p>　　表5 74LS192真值表</p><p>　　根據設計的要求，需要兩片74LS192構成100進制減計數器。由功能真值表可知，只需將個位74LS192的借位輸出端BO與十位74LS192的CPd即可實現100進制減計數。值得注意的是，CPu端口必須接高電平，才可以實現減計數功

33、能。。</p><p>　　計數器的時鐘脈沖由秒脈沖電路提供。秒脈沖電路由555構成的多諧振蕩器構成，如圖10所示。多諧振蕩器無需外加輸入信號就能在接通電源自行產生矩形波輸出。</p><p><b>　　圖10 多諧振蕩器</b></p><p>　　因為周期為1秒，所以頻率是1赫茲。圖10中電容的充放電時間分別是：=×C×

34、;ln2≈0.7×C （1-1）=()×C×ln2≈0.7()C （1-2）</p><p>　　所以555的3端輸出的頻率為： </p><p>　　f=≈ （1-3）

35、</p><p>　　于是采用的電阻和電容值分別是：RA=15KΩ，R2=68KΩ，C1=10uf,滿足上式，即得到的是秒脈沖。</p><p>　　圖11 74LS00引腳圖</p><p>　　圖12 74LS11引腳圖</p><p>　　定時電路工作原理：首先主持人改變74LS192的輸入端D3D2D1D0的電平來確定搶答時間（假定為

36、30秒），555構成秒脈沖產生電路為計時電路提供脈沖。搶答開始前主持人閉合開關，74LS192的置數端PL為低電平有效，處于置數狀態(tài)，數碼管顯示定時時間。搶答開始，主持人打開開關，計數器處于減計數狀態(tài)，555產生的秒脈沖與十位74LS192借位輸出端（其初始狀態(tài)為高電平）相與。計數器遞減計數至00，十位74LS192借位輸出端為低電平，計數器停止工作。計時期間有人搶答，減計數器停止計時，顯示器上顯示此刻的搶答時間。</p>

37、<p><b>　　圖13 定時電路</b></p><p>　　1.5搶答器整體電路</p><p>　　通過控制電路將搶答、定時電路進行連接后，構成了搶答器電路的整體設計，總電路圖如圖14所示。</p><p><b>　　圖14 總電路圖</b></p><p>　　下面介紹智能競

38、賽搶答器的使用原理。</p><p>　　首先是各個選手分別對應的按鈕編號是S0、S1、S2、S3、S4、S5、S6、S7，搶答后顯示器上顯示的分別是0、1、2、3、4、5、6、7。 </p><p>　　然后是主持人對整個電路系統(tǒng)進行清零，將開關置于“清零”的位置，輸出低電平，該低電平作用于兩路：一路與鎖存器的1R2R3R4R端相連，使輸出端1Q2Q3Q4Q為低電平，1Q所輸出的低

39、電平經與門反饋給74LS148的EI端子，編碼器不工作，因此搶答部分顯示器滅燈無顯示，實現了清零；另一路低電平輸出到計數器74LS192的LD端，而CR端也是低電平，所以使得對應顯示器輸出預置的數據。</p><p>　　接下來主持人自由設置搶答時間（例如30秒），此設定可以通過調節(jié)輸入兩片74LS192的四個輸入端D、C、B、A的高低電平來進行。（設定30秒計時就要將十位的74LS192的D、C、B、A分別置位

40、為0、0、1、1，而將各位的74LS192的D、C、B、A都置于0）。當主持人宣讀完題目說“開始搶答”并將開關置于“開始”位置后，輸出為高電平，此高電平有兩路方向：一路輸出到74LS192的LD端，使其處于高電平而開始減計數；還有一路輸出到鎖存器的R端。</p><p>　　當任意一個選手搶答時，例如1號搶答時，74LS148一號端子輸入低電平有效，此時GS為低電平有效，表征編碼器在正常工作。編碼輸出A2A1A0

41、為100，與其對應的4S3S2S為100，經74LS279鎖存，4Q3Q2Q輸出為001，經譯碼顯示編號為1。與此同時，1Q所輸出的高電平反饋回編碼器的是能輸入端，使其停止工作。此時，其他選手若再按動按鈕也無對應輸出，這就保證了搶答者優(yōu)先性以及搶答電路的準確性。另一路，74LS148的GS端輸出電平由高變低，與秒脈沖發(fā)生器產生的秒脈沖相與后輸出為0，使得無脈沖抵達計數器74LS192的減計數端端，計數器停止工作，保持原來顯示不變，即實現

42、了暫停減計數使其記錄搶答時間的功能。</p><p>　　若沒有選手按動按鈕，則74LS279輸出全為高電平，74LS148也輸出高電平，1Q端輸出低電平至74LS48的滅燈輸入RI/RBO端，使得信號經74LS48到顯示器上時無顯示；若到定時部分計數器倒計時到00還無選手按動按鈕的話，十位74LS192的借位輸出端輸出高電平反饋回個位，停止計數。</p><p>　　綜上所述，所設計的電

43、路基本可以實現要求中的功能。</p><p><b>　　2電路仿真</b></p><p>　　Protues軟件是英國Labcenter electronics公司出版的EDA工具軟件。它不僅具有其它EDA工具軟件的仿真功能，還能仿真單片機及外圍器件。它是目前最好的仿真單片機及外圍器件的工具。雖然目前國內推廣剛起步，但已受到單片機愛好者、從事單片機教學的教師、致力

44、于單片機開發(fā)應用的科技工作者的青睞。Proteus是世界上著名的EDA工具(仿真軟件)，從原理圖布圖、代碼調試到單片機與外圍電路協同仿真，一鍵切換到PCB設計，真正實現了從概念到產品的完整設計。是目前世界上唯一將電路仿真軟件、PCB設計軟件和虛擬模型仿真軟件三合一的設計平臺，其處理器模型支持8051、HC11、PIC10/12/16/18/24/30/DsPIC33、AVR、ARM、8086和MSP430等，2010年即將增加Corte

45、x和DSP系列處理器，并持續(xù)增加其他系列處理器模型。在編譯方面，它也支持IAR、Keil和MPLAB等多種編譯器。</p><p>　　此次電路仿真采用Protues仿真軟件進行。Protues軟件可提供的仿真元器件資源：仿真數字和模擬、交流和直流等數千種元器件；可提供的仿真儀表資源 ：示波器、邏輯分析儀信號發(fā)生器、交直流電壓表電流表等。因此，選用該軟件對搶答器各單元電路及整體電路進行仿真。</p>

46、<p><b>　　2.1搶答電路仿真</b></p><p>　　圖15 搶答電路仿真</p><p><b>　　2.2整體電路仿真</b></p><p>　　圖16 整體電路仿真</p><p>　　通過對各單元電路及總電路的仿真，驗證了設計電路的正確性。</p>

47、<p>　　2.3仿真中出現的問題</p><p>　　在仿真中，剛開始出不來結果，經查驗后發(fā)現是由于參數沒有設置的原因。555計數器的參數設置不正確，不僅影響整個電路功能的實現，而且計時器的工作狀態(tài)也改變的很緩慢，不方便觀察出結果。另外，對軟件及不熟悉，也耽誤了一些時間。</p><p>　　3智能搶答器實物制作中出現的問題</p><p>　　我們這次

48、做的八路搶答器是安裝在面包板上的。在安裝電路之前要仔細的檢查一下面包板的導通狀態(tài)。也許在面包板的插孔里面留下硬線的鐵絲?；蛘哂械?個孔之間不能導通的倒通了。在安裝元件之前都要把這些問題排除掉。要不然在調試的時候很難找到問題的出錯點。在安裝的時候要小心不要把二極管的正反接錯了。要不然在數碼管就不能顯示正常的數字。有時候連數碼管都不亮。在布線的時候也要注意，鐵絲不能插的太深，也不能搭高架橋似的，因為這些細節(jié)的出錯往往很難找到錯的原因。<

49、;/p><p>　　在實物的制作中，屢屢遇到問題，后來總結發(fā)現是由于面包板的老化，還有芯片管腳，芯片功能缺失等所產生的問題。最終，通過各種檢驗途徑，發(fā)現了問題，并克服了障礙，做出來了可實現功能的實物。</p><p><b>　　4總結</b></p><p>　　在設計之前，參考了許多相關的資料。在設計中又參考了以前講過的四路搶答器的原理圖，有了

50、基本的思路。但在真正開始著手設計時，又出現了許多未預料到的問題，例如元件的選擇。在選擇編碼器時，是采用普通編碼器還是優(yōu)先編碼器。普通編碼器中，任何時刻只允許輸入一個編碼信號。所以選擇了優(yōu)先編碼器。但是74LS系列中眾多不同管腳的類型，選擇哪個作編碼器。經過查找，選擇了74LS148，因為想用數字的形式顯示搶答者的編號，所以選擇了數碼顯示管，但數碼顯示管不能直接，數碼顯示管需要由TTL或CMOS集成電路驅動，所以在TTL還是CMOS集成電

51、路上又進行了比較和選擇。最后選擇了數顯譯碼器，用它將輸出的二進制代碼譯成相對應的高、低信號，用其作為數碼顯示管的驅動信號，數碼顯示管顯示出相對應的選手編號。在定時電路中，根據設計需要選擇了555定時器。</p><p>　　通過這次搶答器的設計，我發(fā)現了以往學習中的許多不足，也讓我掌握了以往許多掌握的不太牢的知識，感覺學到了很多東西。兩周的課程設計，我印象最深的就是要設計一個成功的電路，必須要有耐心。理論和實際的

52、差距是很大的。在整個電路的安裝調試的過程中，花費時間最多的是各個元件電路的連接，電路的細節(jié)設計以及連完線路后的檢查工作上，其中在連接電路是出現問題比較多。在這次過程中，我深刻的體會到在設計過程中，過程很可能相當的煩瑣，需要很大的耐心，有時花很長時間檢查電路故障，分析原因，那時心中就有點灰心，有時還特別想放棄，此時更需要靜下心來，更仔細的查找原因。</p><p>　　總之，這次實驗過程中我受益匪淺。這次課程設計培

53、養(yǎng)了我的設計思維，增加了動手操作的能力。更讓我體會到實現電路功能喜悅，我還學會如何運用軟件Protues仿真進行仿真，以及如何使用面包板進行實物制作。相信在以后的學習中會活用到這次學到的知識。</p><p><b>　　參考文獻</b></p><p>　　[1]孫梅生.電子技術基礎課程設計.北京:高等教育出版社</p><p>　　[2]康

54、華光.電子技術基礎數字部分.北京:高等教育出版社第五版</p><p>　　[3]李士雄,丁康源.數字集成電子技術教程.北京:高等教育出版社，2003</p><p>　　[4]胡 錦.數字電路與邏輯設計.北京：高等教育出版社</p><p>　　[5]閻 石.數字電子技術基礎.北京：高等教育出版社 </p><p><b>　

55、　附錄 元器件清單</b></p><p>　　下表為八路智能競賽搶答器整體圖所生成的元器件清單。各芯片的引腳圖、邏輯功能、真值表等均在前有相應介紹。</p><p><b>　　表6 元器件清單</b></p><p><b>　　Resistors</b></p><p>　　9

56、 R1-R9 10k </p><p>　　1 R10 15k </p><p>　　1 R11 68k </p><p>　　1 R12

57、 1k </p><p>　　Capacitors</p><p>　　1 C1 100n </p><p>　　1 C2 10u </p><p>　　In

58、tegrated Circuits</p><p>　　3 U1-U3 74LS48 </p><p>　　1 U4 74LS279 </p><p>　　2 U5, U6 74LS192

59、 </p><p>　　1 U7 74LS148 </p><p>　　1 U8 74LS00 </p><p>　　1 U9 74LS11 </p>&l

60、t;p>　　1 U10 555 </p><p><b>　　Diodes</b></p><p>　　1 D1 LED </p><p>　　Miscellaneous</p>&l