計算機組成原理課程設計---內存擴充與cpu連接

1、<p><b>　　課 程 設 計</b></p><p>　　課程名稱 計算機組成原理 </p><p>　　題目名稱 內存擴充與CPU連接 </p><p>　　學生系部 信息與計算機學部 </p><p>　　專業(yè)班級 08信息管理2班 </p&g

2、t;<p>　　學 號 </p><p><b>　　目錄</b></p><p>　　1.引言…………………………………………………………….2</p><p>　　1.1設計目的及意義…………………………………..2</p><p>　　1.2設計任務…………………………

3、………………..2</p><p>　　1.3設計要求…………………………………………..2</p><p>　　2.正文…………………………………………………….3</p><p>　　3.圖表…………………………………………….............4</p><p>　　4.結論……………………………………………...........

4、..6</p><p>　　5.參考文獻……………………………………….............6</p><p>　　6.心得體會……………………………………….............7</p><p><b>　　1.引言</b></p><p><b>　　1.1 設計目的</b></

5、p><p>　　“計算機組成原理”是計算機類各專業(yè)學生必修核心課程之一，它主要討論計算機各大部件的基本組成原理，各大部件互連構成整機系統(tǒng)的技術。在學生系統(tǒng)完成各大部件原理的學習以后，有必要根據(jù)要求把各部件組織起來，成為計算機內部的一個大的部件，以至整機硬件或構成計算機的主機。從而加深學生對計算機的整體認識。</p><p><b>　　1.2 設計任務</b></p

6、><p>　　內存擴充與CPU連接——現(xiàn)有如下存儲芯片：2KX1 的ROM，4KX1的RAM，8KX1的ROM。若用它們組成容量為16KB的存儲器，前4KB為ROM，后12KB為RAM。構成的容量為16KB的存儲器接到8086CPU芯片。8086是一個16位數(shù)據(jù)總線和20位地址總線的芯片。</p><p><b>　　1.3 設計要求</b></p><

7、;p><b>　　主要設計要求如下：</b></p><p>　　計算出各種存儲芯片各用多少片？若給出的芯片沒有用上，要做出說明。</p><p>　　正確選擇譯碼器與門電路，并正確地于CPU連接，相應地畫出邏輯結構圖和組成框圖。</p><p>　　說明：圖中凡與芯片直接連接的地址總線和數(shù)據(jù)總線均用粗黑線畫，其他線用細線畫。</p

8、><p>　　分析一下組成的存儲器有無地址重疊的現(xiàn)象。若有，是何原因。</p><p>　　說明邏輯結構圖各部件的功能。</p><p><b>　　2.正文</b></p><p>　　由于課程設計的要求，要組成容量為16KB的存儲器，前4KB為ROM，后12KB為RAM，根據(jù)所給的芯片，計算得出一共要用2個2KX1的RO

9、M和3個4KX1的RAM。不需要用到8KX1的ROM，因為它已經超出了ROM大小的需求。</p><p>　　邏輯結構圖和組成框圖如圖1所示，是有8086CPU，存儲單元和2:4譯碼器三大部分組成，其中還包括有數(shù)據(jù)選擇器與多條數(shù)據(jù)總線和地址總線等。</p><p>　　組成的存儲器是存在地址重疊的現(xiàn)象：地址重疊的使用，是為了節(jié)省地址存儲空間，提高尋址速度。但因為采用了不同的操作指令及控制信

10、號的選擇，所以不會發(fā)生混亂。</p><p>　　邏輯結構圖中有8086 CPU，存儲單元和2:4譯碼器等三大部件。功能如下：</p><p>　　8086 CPU的內部結構從功能可分成總線接口單元和執(zhí)行單元兩部分；其中總線接口單元負責管理8086與系統(tǒng)總線的接口，負責CPU對存儲器和外設進行訪問；而執(zhí)行單元則負責指令的譯碼、執(zhí)行和數(shù)據(jù)的運算。</p><p>　　

11、存儲單元的功能則是用來短暫存放程序和數(shù)據(jù)。CPU將需要運算的數(shù)據(jù)調到存儲單元中進行運算，當運算完成后CPU再將結果傳送出來。</p><p>　　2:4譯碼器有2個輸入端和4個輸出端，將輸入的每個二進制代碼翻譯成相應的輸出信號。在譯碼的過程中，任何時刻只有一個輸出端為有效電平，且其余輸出端都為相反的電平。</p><p><b>　　3.圖表</b></p>

12、;<p>　?。?）8086CPU引腳圖</p><p>　　GND——地線，輸入 AD 0-AD 15—，數(shù)據(jù)/地址復用線，雙向，三態(tài)</p><p>　　AD16——AD19—，地址/狀態(tài)復用線，輸出、三態(tài)</p><p>　　RD——讀控制，輸入 CLK——系統(tǒng)時鐘，輸入 </p><p>　　Vcc——電源+

13、5V，輸入 ALE——允許地址鎖定，輸出</p><p>　　RESET——系統(tǒng)復位，輸入 READY——等待狀態(tài)請求，輸入</p><p>　　WR——寫控制，輸出，三態(tài)</p><p><b>　　GNDVcc</b></p><p><b>　　AD14AD15</b></p

14、><p><b>　　A16/S3</b></p><p><b>　　A17/S4</b></p><p><b>　　A18/S5</b></p><p><b>　　A19/S6</b></p><p><b>　　&#

15、183;</b></p><p><b>　　·</b></p><p><b>　　·RD</b></p><p><b>　　WR(LOCK)</b></p><p>　　AdoALE(QSo)</p><p>

16、<b>　　CLKRESET</b></p><p><b>　　GNDREADY</b></p><p>　?。?）內存芯片邏輯圖 </p><p>　　A10—A0——地址總線 WE——寫讀引腳</p><p>　　D7-D0——數(shù)據(jù)總線 CS——芯片選

17、擇引腳</p><p>　?。?）系統(tǒng)運作流程圖</p><p><b>　　組成框圖：</b></p><p>　?。?）譯碼器與門電路邏輯圖</p><p><b>　　4.結論</b></p><p>　　本次課程設計流程是先對整個項目進行系統(tǒng)分析；然后對項目進行硬件設

18、計，按所給出的8086 CPU，2KX1的ROM，4KX1的RAM，譯碼器與門電路，把各部件組織起來成功實現(xiàn)內存擴充與CPU連接。設計出的系統(tǒng)基本具備需要的所有功能，實驗證明硬件連接沒有出錯。</p><p><b>　　5.參考文獻</b></p><p>　　(1) 王愛英，計算機組成與結構(第二版)，北京：清華大學出版社 1995</p><