全數(shù)字鎖相環(huán)的vhdl設(shè)計(jì)【文獻(xiàn)綜述】

1、<p><b>　　畢業(yè)設(shè)計(jì)文獻(xiàn)綜述</b></p><p><b>　　電子信息工程</b></p><p>　　全數(shù)字鎖相環(huán)的VHDL設(shè)計(jì)</p><p><b>　　前言</b></p><p>　　鎖相環(huán)其實(shí)不是什么新東西，很早以前就有人使用了。鎖相技術(shù)的理論

2、早在1932年就被提出來(lái)了，但直到40年代在電視機(jī)中才得到廣泛的應(yīng)用，用于改善電視接收機(jī)的行同步和幀同步，以提高抗干擾能力。20世紀(jì)50年代后期隨著空間技術(shù)的發(fā)展，鎖相環(huán)用于對(duì)宇宙飛行目標(biāo)的跟蹤、遙測(cè)和遙控。60年代初隨著數(shù)字通信系統(tǒng)的發(fā)展，鎖相環(huán)應(yīng)用愈廣，例如為相干解調(diào)提取參考載波、建立位同步等。具有門(mén)限擴(kuò)展能力的調(diào)頻信號(hào)鎖相鑒頻器也是在60年代初發(fā)展起來(lái)的。在電子儀器方面，鎖相環(huán)在頻率合成器和相位計(jì)等儀器中起了重要作用。鎖相環(huán)的英文

3、全稱(chēng)是（Phase-Locked Loop），簡(jiǎn)稱(chēng)PLL，鎖相的意義是相位同步的自動(dòng)控制，能夠完成兩個(gè)電信號(hào)相位同步的自動(dòng)控制閉環(huán)系統(tǒng)叫做鎖相環(huán)。是實(shí)現(xiàn)相位自動(dòng)控制的負(fù)反饋系統(tǒng)，它使振蕩器的相位和頻率與輸入信號(hào)的相位和頻率同步。</p><p><b>　　主題</b></p><p>　　從前言的論述中我們知道了鎖相環(huán)路具有一些相當(dāng)優(yōu)良的功能，且成本低、使用方便，因

4、而它已成為電子技術(shù)領(lǐng)域中一種相當(dāng)有用的技術(shù)手段，獲得了越來(lái)越廣泛的應(yīng)用。鎖相環(huán)可以分為模擬鎖相環(huán)和數(shù)字鎖相環(huán)。</p><p>　　模擬鎖相環(huán)主要由相位參考提取電路、壓控振蕩器、相位比較器、控制電路等組成。壓控振蕩器輸出的是與需要頻率很接近的等幅信號(hào)，把它和由相位參考提取電路從信號(hào)中提取的參考信號(hào)同時(shí)送入相位比較器，用比較形成的誤差通過(guò)控制電路使壓控振蕩器的頻率向減小誤差絕對(duì)值的方向連續(xù)變化，實(shí)現(xiàn)鎖相，從而達(dá)到同

5、步。 </p><p>　　數(shù)字鎖相環(huán)主要由相位參考提取電路、晶體振蕩器、分頻器、相位比較器、脈沖補(bǔ)抹門(mén)等組成。分頻器輸出的信號(hào)頻率與所需頻率十分接近，把它和從信號(hào)中提取的相位參考信號(hào)同時(shí)送入相位比較器，比較結(jié)果示出本地頻率高了時(shí)就通過(guò)補(bǔ)抹門(mén)抹掉一個(gè)輸入分頻器的脈沖，相當(dāng)于本地振蕩頻率降低；相反，若示出本地頻率低了時(shí)就在分頻器輸入端的兩個(gè)輸入脈沖間插入一個(gè)脈沖，相當(dāng)于本地振蕩頻率上升，從而達(dá)到同步[1]。<

6、/p><p>　　全數(shù)字鎖相環(huán)(DPLL) 由于避免了模擬鎖相環(huán)存在的溫度漂移和易受電壓變化影響等缺點(diǎn)。從而具備可靠性高、工作穩(wěn)定、調(diào)節(jié)方便等優(yōu)點(diǎn)。在調(diào)制解調(diào)、頻率合成、FM立體聲、圖像處理等各個(gè)方面得到廣泛的應(yīng)用。</p><p>　　在同步數(shù)字網(wǎng)絡(luò)中，同步是數(shù)據(jù)流正確傳輸?shù)幕A(chǔ)，因此同步技術(shù)是數(shù)字傳輸領(lǐng)域的關(guān)鍵技術(shù)。為了實(shí)現(xiàn)網(wǎng)絡(luò)的同步，業(yè)界普遍采用鎖相技術(shù)，因?yàn)殒i相環(huán)的性能優(yōu)越，尤其是數(shù)字

7、鎖相環(huán)的可調(diào)范圍更寬而且更容易實(shí)現(xiàn)。以鎖相環(huán)為基礎(chǔ)，根據(jù)SDH 網(wǎng)絡(luò)中的同步結(jié)構(gòu)和方式，提供了鎖相環(huán)在SDH 網(wǎng)絡(luò)同步中的具體應(yīng)用方案，著重分析了這種結(jié)構(gòu)的特性。這種方案在實(shí)際應(yīng)用中有較好的穩(wěn)定性，對(duì)各種網(wǎng)絡(luò)的同步是一種很好的參考。在實(shí)際應(yīng)用中，這種同步應(yīng)用方案是很具有參考價(jià)值的，它不僅可以用于SDH 網(wǎng)絡(luò)的同步，對(duì)于其他數(shù)字網(wǎng)絡(luò)，針對(duì)其網(wǎng)絡(luò)特點(diǎn)，也可以移植過(guò)去使用[2]。</p><p>　　為解決感應(yīng)加熱系統(tǒng)

8、中頻率跟蹤的問(wèn)題，使感應(yīng)加熱系統(tǒng)始終工作在最佳狀態(tài)，提出一種新型的全數(shù)字鎖相環(huán)(ADPLL)高頻感應(yīng)加熱系統(tǒng)的設(shè)計(jì)方案。該方案是基于現(xiàn)場(chǎng)可編程門(mén)陣列，采用比例積分控制的方法。仿真結(jié)果表明，ADPLL能夠及時(shí)有效地進(jìn)行頻率鎖定，具有控制跟蹤速度快、精度高、可調(diào)性強(qiáng)及捕獲頻帶寬等優(yōu)點(diǎn)。根據(jù)不同諧振頻率的對(duì)象，可以通過(guò)調(diào)節(jié)1/ N分頻器的參數(shù)N 、K模計(jì)數(shù)模塊的參數(shù)K和積分模塊的計(jì)數(shù)器n的位數(shù)，使得ADPLL 工作處在最佳狀態(tài)[3]。<

9、/p><p>　　利用數(shù)字鎖相環(huán)實(shí)現(xiàn)對(duì)電力系統(tǒng)基波信號(hào)進(jìn)行同步的方法，用可編程邏輯器件，采用VHDL 語(yǔ)言實(shí)現(xiàn)數(shù)字鎖相環(huán)電路，并采用MAX + plusⅡ軟件進(jìn)行仿真，對(duì)硬件電路進(jìn)行測(cè)試。仿真和測(cè)試結(jié)果表明，該數(shù)字鎖相環(huán)能很好地跟蹤被測(cè)信號(hào)，以達(dá)到提高電力系統(tǒng)諧波檢測(cè)的精度。該數(shù)字鎖相環(huán)具有控制靈活、跟蹤精度高和易于集成等特點(diǎn)[4]。</p><p>　　針對(duì)傳統(tǒng)的全數(shù)字鎖相環(huán)只能鎖定已知信號(hào)

10、和鎖頻范圍較小的問(wèn)題，提出了一種自動(dòng)變?？刂频膶掝l帶全數(shù)字鎖相環(huán)。對(duì)比分析了各類(lèi)全數(shù)字鎖相環(huán)鎖頻、鎖相的工作機(jī)理，提出了一種新的系統(tǒng)模型，重點(diǎn)研究了快速鎖定和頻帶拓寬的原理及實(shí)現(xiàn)方法。應(yīng)用EDA 技術(shù)完成系統(tǒng)設(shè)計(jì)，并進(jìn)行計(jì)算機(jī)仿真。仿真結(jié)果證實(shí)了該設(shè)計(jì)具有快的鎖定速度、寬的鎖頻范圍、并能快速跟蹤頻率突變的輸入信號(hào)。該鎖相環(huán)通用性強(qiáng)，易于集成，可作為IP 核用于SoC 的設(shè)計(jì)[5]。</p><p>　　為了實(shí)時(shí)跟

11、蹤電網(wǎng)頻率的變化，提高直流輸電系統(tǒng)中換流器觸發(fā)脈沖控制精度，提出了一種基于新型全數(shù)字鎖相環(huán)的同步倍頻技術(shù)。該新型數(shù)字鎖相環(huán)在傳統(tǒng)數(shù)字鎖相環(huán)的基礎(chǔ)上加入了自適應(yīng)模值控制模塊，大幅提高了鎖相速度和精度。在此基礎(chǔ)上，利用近似補(bǔ)償方法設(shè)計(jì)出的同步倍頻模塊能在高精度要求下對(duì)電網(wǎng)頻率同步任意倍頻，給換流器觸發(fā)控制系統(tǒng)提供精準(zhǔn)的時(shí)鐘基準(zhǔn)，提高相位控制精度，削弱換流器產(chǎn)生的非特征諧波。利用現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）為載體，在QUARTUSⅡ軟件環(huán)境下

12、，設(shè)計(jì)出了基于全數(shù)字鎖相環(huán)的同步倍頻裝置，并通過(guò)軟件仿真和實(shí)驗(yàn)測(cè)試驗(yàn)證了該技術(shù)的正確性和優(yōu)越性[6]。</p><p>　　在無(wú)功補(bǔ)償控制系統(tǒng)中，采用了新型全數(shù)字鎖相環(huán)技術(shù)，其在傳統(tǒng)全數(shù)字鎖相環(huán)的基礎(chǔ)上加入了自適應(yīng)模值控制模塊；該系統(tǒng)在采樣中采用該新技術(shù)進(jìn)行倍頻鎖相，對(duì)采樣電壓設(shè)計(jì)了同步6 倍頻，提供6 相觸發(fā)脈沖，同時(shí)設(shè)計(jì)了同步128 倍頻，以保證ad 在每周期采樣128 點(diǎn)；給出了該裝置的硬件實(shí)現(xiàn)方法，同時(shí)給

13、出了軟件設(shè)計(jì)的程序流程；仿真與試驗(yàn)結(jié)果表明新型全數(shù)字鎖相環(huán)技術(shù)可以大大提高鎖相速度和精度， 進(jìn)一步提高無(wú)功補(bǔ)償系統(tǒng)的功率因數(shù)[7]。</p><p>　　針對(duì)目前在大部分電機(jī)伺服系統(tǒng)中使用傳統(tǒng)模擬控制方式的情況，使用大規(guī)模可編程邏輯器件進(jìn)行電機(jī)的數(shù)字化控制。分析了鎖相環(huán)的原理和特性，介紹了控制系統(tǒng)的組成和功能。針對(duì)該系統(tǒng)中實(shí)時(shí)控制處理的要求，提出了一種基于復(fù)雜可編程邏輯控制器(CPLD)的電機(jī)控制方案。使用EPM

14、7128S 作為主控制芯片，程序設(shè)計(jì)使用VHDL語(yǔ)言編寫(xiě)。仿真結(jié)果表明該系統(tǒng)具有較好的魯棒性和精確性，改善了電機(jī)的調(diào)速性能[8]。</p><p>　　針對(duì)光伏分布式電源并網(wǎng)系統(tǒng)中光伏輸出電流的調(diào)頻調(diào)相問(wèn)題，給出了一種基于DSP 的數(shù)字鎖相技術(shù)。利用DSP 內(nèi)部的捕獲單元、通用定時(shí)器和比較單元，方便地實(shí)現(xiàn)了對(duì)電網(wǎng)電壓和光伏發(fā)電輸出電流的信號(hào)捕獲，從而達(dá)到調(diào)頻調(diào)相的目的，達(dá)到并網(wǎng)條件。通過(guò)實(shí)驗(yàn)表明，此方法精度高，鎖

15、相速度快，保證了并網(wǎng)系統(tǒng)的可靠性和高效性[9]。</p><p>　　目前鎖相技術(shù)已經(jīng)形成一門(mén)比較系統(tǒng)的理論科學(xué)，它的應(yīng)用遍及整個(gè)無(wú)線電領(lǐng)域，總結(jié)起來(lái)，最主要的應(yīng)用范圍概括起來(lái)有以下十大方面:（1）頻率合成與頻率變換；（2）自動(dòng)頻率調(diào)諧跟蹤；（3）模擬和數(shù)字信號(hào)相干解調(diào)；（4）AM波的同步檢波；（5）數(shù)字通信中的位同步提??；（6）鎖相穩(wěn)頻、信頻和分頻；（7）鎖相測(cè)速與測(cè)距；（8）鎖相FM（PM）調(diào)制與解調(diào)；（9）

16、微波鎖相頻率源；（10）微波鎖相功率放大。</p><p>　　隨著電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的發(fā)展，采用大規(guī)?？删幊踢壿嬈骷?如CPLD 或FPGA) 和VHDL 語(yǔ)言來(lái)設(shè)計(jì)專(zhuān)用芯片ASIC和數(shù)字系統(tǒng)，而且可以把整個(gè)系統(tǒng)集成到一個(gè)芯片中，實(shí)現(xiàn)系統(tǒng)SOC，構(gòu)成片內(nèi)鎖相環(huán)。</p><p>　　VHDL語(yǔ)言是一種用于電路設(shè)計(jì)的高級(jí)語(yǔ)言。它在80年代的后期出現(xiàn)。最初是由美國(guó)國(guó)防部開(kāi)發(fā)出來(lái)供美

17、軍用來(lái)提高設(shè)計(jì)的可靠性和縮減開(kāi)發(fā)周期的一種使用范圍較小的設(shè)計(jì)語(yǔ)言。VHDL的英文全寫(xiě)是：VHSIC（Very High Speed Integrated Circuit）Hardware Descriptiong Language.翻譯成中文就是超高速集成電路硬件描述語(yǔ)言。因此它的應(yīng)用主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中?；赩HDL 語(yǔ)言的數(shù)字鎖相環(huán)設(shè)計(jì)，不僅簡(jiǎn)化了硬件的開(kāi)發(fā)和制作過(guò)程，而且使硬件體積大大減小，并提高了系統(tǒng)的可靠性。該方法可以

18、在不修改硬件電路的基礎(chǔ)上，通過(guò)修改設(shè)計(jì)軟件、更改移相范圍就可滿足不同用戶的需要[10-13]。</p><p><b>　　總結(jié)</b></p><p>　　簡(jiǎn)單來(lái)說(shuō), 數(shù)字鎖相環(huán)有以下優(yōu)點(diǎn)</p><p>　　1、面積小，由于振蕩器輸入不再是模擬電壓，而是數(shù)字控制單元，使得LPF由模擬型被數(shù)字型代替，集成在chip內(nèi)十分節(jié)約面積。 </

19、p><p>　　2、功耗小，ADPLL不再用到CP這個(gè)關(guān)鍵電路，所以即使電源電壓降低，也不會(huì)產(chǎn)生原先CP非線性的問(wèn)題。 </p><p>　　3、ADPLL的相位噪聲可做的更好，數(shù)字振蕩器(DCO)的分解精度，相位噪聲和TDC(time to digital converter)的分解精度主要決定了PLL的相位噪聲特性。</p><p>　　4、抗PVT性能更好，采用一

20、些數(shù)字校正技術(shù)，使PLL的整體性能更堅(jiān)固。</p><p>　　采用VHDL設(shè)計(jì)全數(shù)字鎖相環(huán)路，具有設(shè)計(jì)靈活，修改方便和易于實(shí)現(xiàn)的優(yōu)點(diǎn)，并能夠制成嵌入式片內(nèi)鎖相環(huán)。該類(lèi)數(shù)字鎖相環(huán)路中計(jì)數(shù)器的模數(shù)可以隨意修改，這樣，就能夠根據(jù)不同的情況最大限度地、靈活地設(shè)計(jì)環(huán)路[14-18]。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　(

21、美)貝斯特.鎖相環(huán)[M].北京:清華大學(xué)出版社,2007.</p><p>　　郝培育,唐普英.鎖相環(huán)在SDH網(wǎng)絡(luò)中的應(yīng)用[J].電子工程師,2007,33(3):18-20.</p><p>　　余景華,楊冠魯,郭亨群.全數(shù)字鎖相環(huán)高頻感應(yīng)加熱系統(tǒng)的設(shè)計(jì)[J].華僑大學(xué)學(xué)報(bào)(自然科學(xué)版),2009,30(2):147-150.</p><p>　　張曉琴,羅隆.基

22、于數(shù)字鎖相環(huán)同步采樣的諧波檢測(cè)[J].煤炭技術(shù),2009,28(12):35-37.</p><p>　　朱立軍,單長(zhǎng)虹,李勇.一種自動(dòng)變?？刂频膶掝l帶全數(shù)字鎖相環(huán)[J].現(xiàn)代電子技術(shù) 2009,20:11-16.</p><p>　　張志文,曾志兵,羅隆福等.基于新型全數(shù)字鎖相環(huán)的同步倍頻技術(shù)[J].電力自動(dòng)化設(shè)備,2010,30(2):123-130.</p><p

23、>　　張志文,吳浩,曾志兵等. 新型全數(shù)字鎖相環(huán)在無(wú)功補(bǔ)償系統(tǒng)中的應(yīng)用[J].計(jì)算機(jī)測(cè)量與控制,2010 18(4):920-926.</p><p>　　韓瑞,趙創(chuàng)社,史志富.數(shù)字鎖相環(huán)在電機(jī)控制系統(tǒng)中的應(yīng)用[J].電機(jī)與控制應(yīng)用, 2010,37(7):37-41.</p><p>　　李玲,謝利理,脫秀林等.光伏并網(wǎng)系統(tǒng)中的數(shù)字鎖相環(huán)[J].電源技術(shù),2010,34(8):84

24、5-847.</p><p>　　董介春,李萬(wàn)玉.基于VHDL語(yǔ)言的數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)[J].青島大學(xué)學(xué)報(bào)( 工程技術(shù)版),2004,19(2):84-88.</p><p>　　胡華春.數(shù)字鎖相環(huán)路原理與應(yīng)用[M].上海科技出版社,1990. </p><p>　　侯伯亨.VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)[M],西電出版社，2002.</p>

25、<p>　　張肅文.高頻電子線路[M],北京:高等教育出版社,2000. </p><p>　　IEEE Standard VHDL Language Reference Manual IEEE std 1076-1993 Institute of Electrical and Electronics Engineering Inc, 1993.</p><p>　　L. W

26、illiam, C.C. Ming. A survey of digital phase-locked loops [J]. Proceedings of the IEEE, 1981, 69(4): 410-431.</p><p>　　王福昌,魯昆生.鎖相技術(shù)[M].武漢:華中科技大學(xué),2002.</p><p>　　萬(wàn)心平,張厥盛.集成鎖相環(huán)路[M].北京:人民郵電出版社,1990.