版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、在廣泛應(yīng)用突發(fā)通信技術(shù)的眾多領(lǐng)域中,差分解調(diào)算法對(duì)抵抗瑞利衰落具有良好效果,但是當(dāng)萊斯衰落較為嚴(yán)重時(shí),差分解調(diào)就無(wú)能為力了,相反,此時(shí)相干解調(diào)可以有效抵抗萊斯衰落的影響。因此相干解調(diào)方式廣泛應(yīng)用于現(xiàn)代突發(fā)通信。本文的研究背景就是突發(fā)通信技術(shù),首先設(shè)計(jì)了三階全數(shù)字鎖相環(huán)來(lái)消除由多普勒頻移和傳播時(shí)延造成頻偏的影響,并對(duì)系統(tǒng)進(jìn)行了MATLAB仿真實(shí)驗(yàn)和分析。其次對(duì)全數(shù)字鎖相環(huán)進(jìn)行了FPGA(Field-Programmable Gate Ar
2、ray)設(shè)計(jì)。最后通過(guò)將鎖相環(huán)輸出結(jié)果放入已有的譯碼模塊,驗(yàn)證了設(shè)計(jì)的正確性。
本研究主要內(nèi)容包括:⑴介紹了與本文研究?jī)?nèi)容相關(guān)的M元直接序列擴(kuò)頻、全數(shù)字鎖相環(huán)和符號(hào)定時(shí)估計(jì)等基礎(chǔ)理論知識(shí)。然后對(duì)全數(shù)字鎖相環(huán)技術(shù)進(jìn)行了詳細(xì)的闡述,包括全數(shù)字鎖相環(huán)的基本結(jié)構(gòu)組成和工作原理。最后還對(duì)符號(hào)定時(shí)估計(jì)算法進(jìn)行了研究,為之后的進(jìn)一步研究奠定理論基礎(chǔ)。⑵對(duì)鎖相環(huán)的動(dòng)態(tài)跟蹤性能做出了分析,并對(duì)三階全數(shù)字鎖相環(huán)的環(huán)路濾波器進(jìn)行了設(shè)計(jì),同時(shí)給出了二
3、階全數(shù)字鎖相環(huán)和三階全數(shù)字鎖相環(huán)在相同的信噪比和訓(xùn)練序列長(zhǎng)度條件下得到的鎖相環(huán)工作曲線,驗(yàn)證了三階全數(shù)字鎖相環(huán)的跟蹤動(dòng)態(tài)性能更好的結(jié)論。之后研究了數(shù)字式符號(hào)定時(shí)同步環(huán)的基本結(jié)構(gòu)和誤差估計(jì)算法。⑶對(duì)采用三階全數(shù)字鎖相環(huán)進(jìn)行載波同步的系統(tǒng),在不同信噪比條件下分別進(jìn)行了MATLAB系統(tǒng)仿真,結(jié)果顯示要達(dá)到相同的誤幀率,采用三階全數(shù)字鎖相環(huán)進(jìn)行相干解調(diào)的系統(tǒng)所需的輸入信噪比,較采用二階全數(shù)字鎖相環(huán)的系統(tǒng)更低,即提高了系統(tǒng)信噪比性能。然后給出了隨
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì)與研究.pdf
- 全數(shù)字鎖相環(huán)設(shè)計(jì)
- FPGA內(nèi)全數(shù)字延時(shí)鎖相環(huán)的設(shè)計(jì).pdf
- 全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)與應(yīng)用.pdf
- 基于FPGA的新型全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 全數(shù)字鎖相環(huán)電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 應(yīng)用于十萬(wàn)門(mén)FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 全數(shù)字鎖相環(huán)的研究與設(shè)計(jì)畢業(yè)設(shè)計(jì)
- 基于TDC的全數(shù)字鎖相環(huán)研究與設(shè)計(jì).pdf
- 數(shù)字上下變頻及全數(shù)鎖相環(huán)關(guān)鍵技術(shù)研究.pdf
- 快速自適應(yīng)全數(shù)字鎖相環(huán)的研究與設(shè)計(jì).pdf
- 2.4ghzcmos全數(shù)字鎖相環(huán)的研究與設(shè)計(jì)
- 基于游標(biāo)環(huán)形的全數(shù)字鎖相環(huán)研究與設(shè)計(jì).pdf
- 基于FPGA的全數(shù)字鎖相環(huán)電機(jī)調(diào)速系統(tǒng)研究.pdf
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計(jì)【文獻(xiàn)綜述】
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計(jì)【開(kāi)題報(bào)告】
- 高速低抖動(dòng)全數(shù)字鎖相環(huán)的設(shè)計(jì)研究.pdf
評(píng)論
0/150
提交評(píng)論