基于fpga電梯控制器設(shè)計(jì)畢業(yè)論文

1、<p>　　石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計(jì)</p><p><b>　　電梯控制器的設(shè)計(jì)</b></p><p>　　The Design of Elevator Controller </p><p>　　2011 屆 電氣工程 系</p><p>　　專 業(yè) 電子信息工程 </p

2、><p>　　學(xué) 號(hào) 20086377 </p><p>　　學(xué)生姓名 張煒瑋 </p><p>　　指導(dǎo)教師 高迎霞 </p><p>　　完成日期 2011年5月25日</p><p><b>　　畢業(yè)設(shè)計(jì)成績(jī)單</b></p>&l

3、t;p><b>　　畢業(yè)設(shè)計(jì)任務(wù)書</b></p><p><b>　　畢業(yè)設(shè)計(jì)開題報(bào)告</b></p><p><b>　　摘　要</b></p><p><b>　　摘要：</b></p><p>　　電梯作為現(xiàn)代化的產(chǎn)物，早在上個(gè)世紀(jì)就進(jìn)入到我

4、們的生活當(dāng)中，對(duì)于電梯的控制，傳統(tǒng)的方法是使用繼電器-接觸器控制系統(tǒng)進(jìn)行控制，隨著EDA技術(shù)的發(fā)展，F(xiàn)PGA已經(jīng)廣泛的應(yīng)用到電子設(shè)計(jì)控制的各個(gè)方面中，本設(shè)計(jì)就是利用一片F(xiàn)PGA來(lái)實(shí)現(xiàn)對(duì)電梯的設(shè)計(jì)。</p><p>　　本設(shè)計(jì)是基于VHDL開發(fā)上的三層電梯控制器。以QuartusⅡ7.0為開發(fā)環(huán)境，最終將在EDA實(shí)驗(yàn)箱上實(shí)現(xiàn)三層電梯控制的基本功能顯示。其功能包括：顯示電梯樓層數(shù)、響應(yīng)樓層請(qǐng)求、電梯上升下降指示、電梯

5、開關(guān)門。</p><p>　　關(guān)鍵詞：電梯控制、FPGA、VHDL、EDA</p><p><b>　　Abstract：</b></p><p>　　The life,as the modernized result,are entered in ourlife in last century.For the elevator control

6、,the traditional approch is to use relay-contactor system to contorl.With development of EDA technology.FPGA has been widely used in all aspects of electronic design control.The design is to use an FPGA to realize the e

7、levator control.</p><p>　　The project is based on the VHDL language development of three elevator controller.To Quartus Ⅱ 7.2 development environment,the ultimate test case in the EDA to achieve three basic

8、functions of the life controller demonstration.Its features include:show floor where the life current,showed that the request happened floors,floor to respond to the requset,closing delay setting elevator door open displ

9、ay.</p><p>　　Key word : life control、FPGA、VHDL、ED</p><p><b>　　目錄</b></p><p><b>　　第1章　緒　論1</b></p><p>　　1.1 問題的提出1</p><p>　　1.2 設(shè)計(jì)

10、目的1</p><p>　　1.3 電梯控制的未來(lái)2</p><p>　　第2章 設(shè)計(jì)的基礎(chǔ)依據(jù)3</p><p>　　2.1 EDA概述3</p><p>　　2.1.1什么是EDA3</p><p>　　2.1.2 EDA的特點(diǎn)4</p><p>　　2.1.3 EDA的應(yīng)用

11、4</p><p>　　2.2 FPGA的簡(jiǎn)介及特點(diǎn)5</p><p>　　2.3 VHDL語(yǔ)言及程序概述6</p><p>　　2.3.1 VHDL語(yǔ)言的發(fā)展6</p><p>　　2.3.2 VHDL語(yǔ)言的特點(diǎn)7</p><p>　　2.3.3 VHDL語(yǔ)言程序的基本結(jié)構(gòu)8</p><

12、p>　　2.4狀態(tài)機(jī)的簡(jiǎn)介8</p><p>　　第3章 設(shè)計(jì)功能與要求10</p><p>　　3.1電梯簡(jiǎn)要說(shuō)明10</p><p>　　3.2電梯控制器的任務(wù)和要求10</p><p>　　3.3電梯控制器的設(shè)計(jì)思路10</p><p>　　3.4電梯處于各樓層是的分析11</p>

13、<p>　　3.5 電梯外部端口設(shè)計(jì)13</p><p>　　3.6三層電梯的電路總圖14</p><p>　　3.7三層電梯的引腳分配14</p><p>　　第4章 仿真結(jié)果與說(shuō)明15</p><p>　　第5章　結(jié)論與展望20</p><p>　　5.1 結(jié)論20</p>

14、<p>　　5.2 展望20</p><p><b>　　致 謝21</b></p><p><b>　　參考文獻(xiàn)22</b></p><p><b>　　附 錄I</b></p><p>　　附錄A 外文資料I</p><p

15、>　　附錄B 程序清單VIII</p><p><b>　　第1章　緒　論</b></p><p><b>　　1.1 問題的提出</b></p><p>　　當(dāng)今世界，部分地區(qū)人口高度密集，人和土地資源短缺的矛盾日趨激化。這就注定了必須合理地利用土地去解決人和土地的矛盾。而興建高層建筑是其中的有效措施之一。因此

16、，能使人們快速、便捷地到達(dá)目的樓層的電梯便應(yīng)運(yùn)而生了。在一些發(fā)達(dá)國(guó)家和地區(qū)，人均電梯擁有數(shù)量一般在每萬(wàn)人30臺(tái)以上，某些國(guó)家甚至達(dá)到每萬(wàn)人120臺(tái)以上，隨著城鎮(zhèn)化程度的加大，電梯市場(chǎng)會(huì)更加繁榮。中國(guó)的電梯市場(chǎng)增長(zhǎng)也很樂觀，目前，每年增長(zhǎng)率為15%－18%。隨著電梯普及率的升溫，人們對(duì)電梯的要求也會(huì)越來(lái)越高。如何更安全、更快捷地到達(dá)目的樓層，也就成了人們對(duì)電梯最為根本的要求。而電梯系統(tǒng)里控制這方面技術(shù)參數(shù)的是電梯控制系統(tǒng)。因此，控制系統(tǒng)的

17、設(shè)計(jì)就成了在電梯設(shè)計(jì)領(lǐng)域里最為核心的技術(shù)。</p><p>　　在電子技術(shù)飛速發(fā)展的今天，現(xiàn)代電子產(chǎn)品幾乎滲透到了社會(huì)的各個(gè)領(lǐng)域，有力地推動(dòng)了社會(huì)生產(chǎn)力的發(fā)展和社會(huì)信息化程度的提高，同時(shí)也使現(xiàn)代電子產(chǎn)品進(jìn)一步提高 ，加速了電子設(shè)計(jì)激素的普及進(jìn)程及技術(shù)革新。電子設(shè)計(jì)在日常生活和物質(zhì)產(chǎn)品生產(chǎn)都占到了舉足輕重的地位，這尤其體現(xiàn)在其對(duì)電子產(chǎn)品的開發(fā)和設(shè)計(jì)上。</p><p>　　面對(duì)如此廣袤的電梯

18、市場(chǎng)，所謂“科技就是第一生產(chǎn)力”，處于科技前沿的電子設(shè)計(jì)技術(shù)很自然地就與電梯控制設(shè)計(jì)一拍即合，給設(shè)計(jì)師們以巨大的設(shè)計(jì)空間。因此，本設(shè)計(jì)就是希望在以開發(fā)更安全、更快捷的三層電梯控制系統(tǒng)為前提下，結(jié)合電子設(shè)計(jì)技術(shù)，對(duì)電梯控制進(jìn)行設(shè)計(jì)。</p><p><b>　　1.2 設(shè)計(jì)目的</b></p><p>　　三層電梯廣泛應(yīng)用在大型的貨運(yùn)之中。其使用便捷，貨運(yùn)周期短，效率高

19、，成本低，對(duì)貨運(yùn)事業(yè)具有普相當(dāng)?shù)慕?jīng)濟(jì)價(jià)值。在客運(yùn)上，三層電梯雖然涉及樓層不高，應(yīng)用范圍不大，但就特殊而言，可以為一些上下樓層不方便的人們提供相當(dāng)?shù)膸椭?，照顧了這些特殊群體的感情。因此，在某些層面上說(shuō)，三層電梯的設(shè)計(jì)也具有一定的社會(huì)價(jià)值。</p><p>　　本著“一理通，百理明”的原則，本設(shè)計(jì)希望通過在簡(jiǎn)單的三層電梯控制設(shè)計(jì)之中如何解決升、降請(qǐng)求信號(hào)因電梯所處狀態(tài)而產(chǎn)生的沖突等問題發(fā)散出去，由此及彼，對(duì)高層電梯控

20、制的開發(fā)作一個(gè)技術(shù)的鋪墊，對(duì)高層電梯設(shè)計(jì)者提供一個(gè)基礎(chǔ)。</p><p>　　針對(duì)目前中小型電梯所能實(shí)現(xiàn)的功能，本控制設(shè)計(jì)擬實(shí)現(xiàn)以下功能：</p><p>　?。?）每層電梯入口處設(shè)有上下請(qǐng)求開關(guān)，電梯內(nèi)設(shè)有顧客到達(dá)層次的停站請(qǐng)求開關(guān)。</p><p>　?。?）設(shè)有電梯入口處位置指示裝置及電梯運(yùn)行模式(上升或下降)指示裝置。</p><p>

21、;　?。?）電梯到達(dá)有停站請(qǐng)求的樓層，開門指示燈亮，開門8秒后，電梯門關(guān)閉(開門指示燈滅)，電梯繼續(xù)進(jìn)行，直至執(zhí)行完最后一個(gè)請(qǐng)求信號(hào)后停留在當(dāng)前層。    </p><p>　?。?）能記憶電梯內(nèi)外所有請(qǐng)求，并按照電梯運(yùn)行規(guī)則按順序響應(yīng)，每個(gè)請(qǐng)求信號(hào)保留至執(zhí)行后消除。    </p><p>　?。?）電梯運(yùn)行規(guī)則一當(dāng)電梯處于上升

22、模式時(shí)，只響應(yīng)比電梯所在位置高的上樓請(qǐng)求信號(hào)，由下而上逐個(gè)執(zhí)行，直到最后一個(gè)上樓請(qǐng)求執(zhí)行完畢；如果高層有下樓請(qǐng)求，則直接升到由下樓請(qǐng)求的最高層，然后進(jìn)入下降模式。當(dāng)電梯處于下降模式時(shí)則與上升模式相反。    </p><p>　　（6）電梯初始狀態(tài)為一層開門狀態(tài)。</p><p>　　1.3 電梯控制的未來(lái)</p><p>　　電梯產(chǎn)業(yè)

23、將走向信息化、網(wǎng)絡(luò)化的道路。電梯控制系統(tǒng)如何與網(wǎng)絡(luò)技術(shù)相結(jié)合將是未來(lái)電梯設(shè)計(jì)的主流趨勢(shì)。在21世紀(jì)的今天如何提供用戶滿意產(chǎn)品和服務(wù)已成為關(guān)系到各企業(yè)生死存亡問題。電梯上網(wǎng)能確保為客戶提供更優(yōu)質(zhì)全程的服務(wù)。在將來(lái)各大品牌廠家為了生存和發(fā)展都會(huì)在公共網(wǎng)絡(luò)系統(tǒng)中建立自己電梯網(wǎng)站（電梯專用平臺(tái)），這也是一條必由之路。電梯上網(wǎng)主要能實(shí)現(xiàn)以下功能：</p><p>　?。?）用網(wǎng)絡(luò)把所有電梯監(jiān)管起來(lái)，保證電梯安全運(yùn)行，確保乘

24、客安全。</p><p>　?。?）當(dāng)電梯出現(xiàn)故障時(shí)，電梯通過網(wǎng)絡(luò)向客戶服務(wù)中心發(fā)出信號(hào)使維保人員能及時(shí)準(zhǔn)確了解電梯出現(xiàn)故障的原因及相關(guān)信息，客戶的人身安全是否受到威脅，并在第一時(shí)間內(nèi)趕赴事故現(xiàn)場(chǎng)進(jìn)行搶修，同時(shí)通過網(wǎng)絡(luò)對(duì)在電梯內(nèi)乘客安慰，把電梯出現(xiàn)故障的負(fù)面影響降到最低。</p><p>　?。?）也可以通過電梯網(wǎng)絡(luò)在規(guī)定時(shí)間內(nèi)自動(dòng)掃描每臺(tái)電梯內(nèi)各部件以發(fā)現(xiàn)事故隱患做到事先維修，減少停梯時(shí)

25、間，提高企業(yè)的服務(wù)。</p><p>　　第2章 設(shè)計(jì)的基礎(chǔ)依據(jù)</p><p>　　現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是EDA技術(shù)?；贓DA技術(shù)開發(fā)的實(shí)現(xiàn)三層電梯自動(dòng)控制與目前主流的利用可編程邏輯控制器實(shí)現(xiàn)電梯控制緊密相連。硬件描述語(yǔ)言是EDA技術(shù)的重要組成部分，VHDL是作為電子設(shè)計(jì)主流硬件的描述語(yǔ)言。使用VHDL語(yǔ)言進(jìn)行程序的設(shè)計(jì)，在MAX +plusⅡ軟件上對(duì)程序進(jìn)行編譯、仿真。在MAX

26、+plusⅡ平臺(tái)上的開發(fā)具有編程軟件具有采自易學(xué)易懂的梯形圖語(yǔ)言、控制靈活方便、抗干擾能力強(qiáng)、運(yùn)行穩(wěn)定可靠等優(yōu)點(diǎn)。</p><p><b>　　2.1 EDA概述</b></p><p>　　EDA在通信行業(yè)（電信）里的另一個(gè)解釋是企業(yè)數(shù)據(jù)架構(gòu)，EDA給出了一個(gè)企業(yè)級(jí)的數(shù)據(jù)架構(gòu)的總體視圖，并按照電信企業(yè)的特征，進(jìn)行了框架和層級(jí)的劃分。 EDA是電子設(shè)計(jì)自動(dòng)化（Elec

27、tronic Design Automation）的縮寫，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的。</p><p>　　2.1.1什么是EDA </p><p>　　20世紀(jì)90年代，國(guó)際上電子和計(jì)算機(jī)技術(shù)較先進(jìn)的國(guó)家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行

28、了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)了極大的靈活性。這些器件可以通過軟件編程而對(duì)其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了EDA技術(shù)的迅速發(fā)展。 EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言HDL完成設(shè)計(jì)

29、文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。 利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過程的計(jì)算機(jī)上自動(dòng)處理完成。 </p>

30、<p>　　現(xiàn)在對(duì)EDA的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA的應(yīng)用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過程中，從設(shè)計(jì)、性能測(cè)試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。</p><p>　　2.1.2 EDA的特點(diǎn)</p><p>　　(1) 高層綜合和優(yōu)化&l

31、t;/p><p>　　為了能更好地支持自頂向下的設(shè)計(jì)方法，現(xiàn)代的EDA工具能夠在系統(tǒng)進(jìn)行綜合和優(yōu)化，這樣就縮短了設(shè)計(jì)的周期，提高了設(shè)計(jì)效率。</p><p>　　(2)采用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)</p><p>　　采用硬件描述語(yǔ)言進(jìn)行電路與系統(tǒng)的描述是當(dāng)前EDA技術(shù)的另一個(gè)特征。與傳統(tǒng)的原理圖設(shè)計(jì)方法相比，HDL語(yǔ)言更適合描述規(guī)模大的數(shù)字系統(tǒng)，它能夠使設(shè)計(jì)者在比較抽象的

32、層次上對(duì)所設(shè)計(jì)系統(tǒng)的結(jié)構(gòu)和邏輯功能進(jìn)行描述。采用HDL語(yǔ)言設(shè)計(jì)的突出優(yōu)點(diǎn)是：語(yǔ)言的公開性和利用性；設(shè)計(jì)與工藝的無(wú)關(guān)性；寬范圍的描述能力；便于組織大規(guī)模系統(tǒng)的設(shè)計(jì)；便于設(shè)計(jì)的復(fù)用，交流，保存和修改等。目前最常用的硬件描述語(yǔ)言有VHDL和Verilog HDL,它們都已經(jīng)成為IEEE標(biāo)準(zhǔn)。</p><p>　?。?）開放性和標(biāo)準(zhǔn)化</p><p>　　現(xiàn)代EDA工具普遍采用標(biāo)準(zhǔn)化和開放性框架結(jié)

33、構(gòu)，任何一個(gè)EDA系統(tǒng)只要建立了一個(gè)符合標(biāo)準(zhǔn)的開放式框架結(jié)構(gòu)，就可以接納其他廠商的EDA工具儀器進(jìn)行設(shè)計(jì)工作。這樣就可以實(shí)現(xiàn)各種EDA工具的優(yōu)化組合，并集成在一個(gè)易于管理的統(tǒng)一環(huán)境下，實(shí)現(xiàn)資源共享。</p><p>　　2.1.3 EDA的應(yīng)用 </p><p>　　隨著電子技術(shù)的發(fā)展，可編程邏輯器件和eda技術(shù)已廣泛應(yīng)用于通信、工業(yè)自動(dòng)化、智能儀表、圖像處理、計(jì)算機(jī)等領(lǐng)域。EDA(E

34、lectronincDesign Automation,電子設(shè)計(jì)自動(dòng)化)技術(shù)是現(xiàn)代電子工程領(lǐng)域的一門新技術(shù)，它提供了基于計(jì)算機(jī)和信息技術(shù)的電路系統(tǒng)設(shè)計(jì)方法。EDA技術(shù)的發(fā)展和推廣應(yīng)用極大地推動(dòng)了電子工業(yè)的發(fā)展。隨著EDA技術(shù)的發(fā)展，硬件電子電路的設(shè)計(jì)幾乎全部可以依靠計(jì)算機(jī)來(lái)完成，這樣就大大縮短了硬件電子電路設(shè)計(jì)的周期，從而使制造商可以快速開發(fā)出品種多、批量小的產(chǎn)品，以滿足市場(chǎng)的眾多需求。EDA教學(xué)和產(chǎn)業(yè)界的技術(shù)推廣是當(dāng)今世界的一個(gè)技術(shù)熱

35、點(diǎn)，EDA技術(shù)是現(xiàn)代電子工業(yè)中不可缺少的一項(xiàng)技術(shù)。</p><p>　　2.2 FPGA的簡(jiǎn)介及特點(diǎn)</p><p><b>　　背景</b></p><p>　　目前以硬件描述語(yǔ)言（Verilog或 VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被

36、用來(lái)實(shí)現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件</p><p>　　例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊。 系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來(lái)，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。一個(gè)出廠后的成品FPGA的邏輯塊和連接可以按照設(shè)計(jì)者而改

37、變，所以FPGA可以完成所需要的邏輯功能。 　FPGA一般來(lái)說(shuō)比ASIC（專用集成芯片）的速度要慢，無(wú)法完成復(fù)雜的設(shè)計(jì)，而且消耗更多的電能。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來(lái)改正程序中的錯(cuò)誤和更便宜的造價(jià)。廠商也可能會(huì)提供便宜的但是編輯能力差的FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開發(fā)是在普通的FPGA上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類似于ASIC的芯片上。另外一種方法是用CPLD（復(fù)雜可編程邏輯器件

38、備）。 </p><p>　　CPLD與FPGA的關(guān)系</p><p>　　早在1980年代中期，F(xiàn)PGA已經(jīng)在PLD設(shè)備中扎根。CPLD和FPGA包括了一些相對(duì)大數(shù)量的可以編輯邏輯單元。CPLD邏輯門的密度在幾千到幾萬(wàn)個(gè)邏輯單元之間，而FPGA通常是在幾萬(wàn)到幾百萬(wàn)。 </p><p>　　CPLD和FPGA的主要區(qū)別是他們的系統(tǒng)結(jié)構(gòu)。CPLD是一個(gè)有點(diǎn)限制性的結(jié)構(gòu)

39、。這個(gè)結(jié)構(gòu)由一個(gè)或者多個(gè)可編輯的結(jié)果之和的邏輯組列和一些相對(duì)少量的鎖定的寄存器。這樣的結(jié)果是缺乏編輯靈活性，但是卻有可以預(yù)計(jì)的延遲時(shí)間和邏輯單元對(duì)連接單元高比率的優(yōu)點(diǎn)。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結(jié)構(gòu)卻復(fù)雜的多。 </p><p>　　CPLD和FPGA另外一個(gè)區(qū)別是大多數(shù)的FPGA含有高層次的內(nèi)置模塊（比如加法器和乘法器）和內(nèi)置的記憶體。一個(gè)因此有關(guān)的重要區(qū)別是很多新的F

40、PGA支持完全的或者部分的系統(tǒng)內(nèi)重新配置。允許他們的設(shè)計(jì)隨著系統(tǒng)升級(jí)或者動(dòng)態(tài)重新配置而改變。一些FPGA可以讓設(shè)備的一部分重新編輯而其他部分繼續(xù)正常運(yùn)行。 </p><p><b>　　FPGA工作原理</b></p><p>　　FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable

41、Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 </p><p><b>　　FPGA的基本特點(diǎn)</b></p><p>　　1）采用FPGA設(shè)計(jì)ASIC電路(特定用途集成電路)，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 </p><p>　　2）FPGA可做

42、其它全定制或半定制ASIC電路的中試樣片。 </p><p>　　3）FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。 </p><p>　　4）FPGA是ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 </p><p>　　5) FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 </p><p>　　可以說(shuō)，

43、FPGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 </p><p>　　FPGA是由存放在片內(nèi)RAM中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 </p><p>　　加電時(shí)，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失

44、，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無(wú)須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。</p><p>　　因此，F(xiàn)PGA的使用非常靈活。 </p><p>　　2.3 VHDL語(yǔ)言及程序概述 </p><p>　　VHD

45、L 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language，誕生于 1982 年。1987 年底，VHDL被 IEEE 和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。 </p><p>　　VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高

46、級(jí)語(yǔ)言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。 </p><p>　　2.3.1 VHDL語(yǔ)言的發(fā)展</p&g

47、t;<p>　　在集成電路制造工藝的發(fā)展的過程中，微電子設(shè)計(jì)工藝已經(jīng)達(dá)到了深亞微米時(shí)代，在EDA設(shè)計(jì)中主要有軟硬件協(xié)作設(shè)計(jì)的要求，現(xiàn)有的工具支持SOC設(shè)計(jì)尚有難度，迫切需要提高設(shè)計(jì)能力。在設(shè)計(jì)語(yǔ)言中，由于VHL和Verilog HDL是目前通用的設(shè)計(jì)語(yǔ)言，在設(shè)計(jì)大系統(tǒng)時(shí)，不夠方便直觀，所以需要進(jìn)一步完善。</p><p>　　電子產(chǎn)品隨著技術(shù)的進(jìn)步，更新?lián)Q代日新月異，而掌握電子產(chǎn)品開發(fā)研制的動(dòng)力源—

48、EDA技術(shù)，是我們國(guó)家工程技術(shù)人員不可推卸的責(zé)任，因?yàn)橹袊?guó)的設(shè)計(jì)公司大多還處在發(fā)展的初級(jí)階段，所使用的設(shè)計(jì)工具都是幾年前國(guó)外的主流工具。</p><p>　　2.3.2 VHDL語(yǔ)言的特點(diǎn)</p><p>　　VHDL 語(yǔ)言能夠成為標(biāo)準(zhǔn)化的硬件描述語(yǔ)言并獲得廣泛應(yīng)用 , 它自身必然具有很多其他硬件描述語(yǔ)言所不具備的優(yōu)點(diǎn)。歸納起來(lái) ,VHDL 語(yǔ)言主要具有以下優(yōu)點(diǎn)：</p>&

49、lt;p>　　(1) VHDL 語(yǔ)言功能強(qiáng)大 , 設(shè)計(jì)方式多樣 </p><p>　　VHDL 語(yǔ)言具有強(qiáng)大的語(yǔ)言結(jié)構(gòu), 只需采用簡(jiǎn)單明確的VHDL語(yǔ)言程序就可以描述十分復(fù)雜的硬件電路。同時(shí), 它還具有多層次的電路設(shè)計(jì)描述功能。此外 ,VHDL 語(yǔ)言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn), 這是其他硬件描述語(yǔ)言所不能比擬的。VHDL 語(yǔ)言設(shè)計(jì)方法靈活多樣 , 既支持自頂向下的設(shè)計(jì)方式, 也支持自

50、底向上的設(shè)計(jì)方法; 既支持模塊化設(shè)計(jì)方法, 也支持層次化設(shè)計(jì)方法。 </p><p>　　(2) VHDL 語(yǔ)言具有強(qiáng)大的硬件描述能力 </p><p>　　VHDL 語(yǔ)言具有多層次的電路設(shè)計(jì)描述功能，既可描述系統(tǒng)級(jí)電路 , 也可以描述門級(jí)電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。同時(shí)，VHDL 語(yǔ)言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地

51、建立硬件電路的模型。VHDL 語(yǔ)言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。VHDL 語(yǔ)言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會(huì)給硬件描述帶來(lái)較大的自由度。 </p><p>　　(3) VHDL 語(yǔ)言具有很強(qiáng)的移植能力 </p><p>　　VHDL 語(yǔ)言很強(qiáng)的移植能力主要體現(xiàn)在: 對(duì)于同一個(gè)硬件電路的 VHDL 語(yǔ)言描述 , 它可以從一個(gè)模擬器移植到另一個(gè)模擬器

52、上、從一個(gè)綜合器移植到另一個(gè)綜合器上或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行。 </p><p>　　(4) VHDL 語(yǔ)言的設(shè)計(jì)描述與器件無(wú)關(guān) </p><p>　　采用 VHDL 語(yǔ)言描述硬件電路時(shí), 設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化, 而不需要考慮其他的問題。當(dāng)硬件電路的設(shè)計(jì)描述完成以后 ,VHDL 語(yǔ)言允許采用

53、多種不同的器件結(jié)構(gòu)來(lái)實(shí)現(xiàn)。 </p><p>　　(5) VHDL 語(yǔ)言程序易于共享和復(fù)用 </p><p>　　VHDL 語(yǔ)言采用基于庫(kù) ( library) 的設(shè)計(jì)方法。在設(shè)計(jì)過程中 , 設(shè)計(jì)人員可以建立各種可再次利用的模塊 , 一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門級(jí)電路開始一步步地進(jìn)行設(shè)計(jì) , 而是一些模塊的累加。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊, 將這些模塊存放在庫(kù)

54、中 , 就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用。 </p><p>　　由于 VHDL 語(yǔ)言是一種描述、模擬、綜合、優(yōu)化和布線的標(biāo)準(zhǔn)硬件描述語(yǔ)言 , 因此它可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間方便地進(jìn)行交流和共享, 從而減小硬件電路設(shè)計(jì)的工作量, 縮短開發(fā)周期。</p><p>　　2.3.3 VHDL語(yǔ)言程序的基本結(jié)構(gòu)</p><p>　　實(shí)體（Entity結(jié)構(gòu)體(Architec

55、ture) 包集合(Package)配(Configuration) 庫(kù)(Library)</p><p><b>　　2.4狀態(tài)機(jī)的簡(jiǎn)介</b></p><p>　　關(guān)于狀態(tài)機(jī)的一個(gè)極度確切的描述是它是一個(gè)有向圖形，由一組節(jié)點(diǎn)和一組相應(yīng)的轉(zhuǎn)移函數(shù)組成。狀態(tài)機(jī)通過響應(yīng)一系列事件而“運(yùn)行”。每個(gè)事件都在屬于“當(dāng)前” 節(jié)點(diǎn)的轉(zhuǎn)移函數(shù)的控制范圍內(nèi)，其中函數(shù)的范圍是節(jié)點(diǎn)的一個(gè)

56、子集。函數(shù)返回“下一個(gè)”（也許是同一個(gè)）節(jié)點(diǎn)。這些節(jié)點(diǎn)中至少有一個(gè)必須是終態(tài)。當(dāng)?shù)竭_(dá)終態(tài)， 狀態(tài)機(jī)停止。包含一組狀態(tài)集（states）、一個(gè)起始狀態(tài)（start state）、一組輸入符號(hào)集（alphabet）、一個(gè)映射輸入符號(hào)和當(dāng)前狀態(tài)到下一狀態(tài)的轉(zhuǎn)換函數(shù)（transition function）的計(jì)算模型。當(dāng)輸入符號(hào)串，模型隨即進(jìn)入起始狀態(tài)。它要改變到新的狀態(tài)，依賴于轉(zhuǎn)換函數(shù)。在有限狀態(tài)機(jī)中，會(huì)有有許多變量，例如，狀態(tài) 機(jī)有很多與動(dòng)

57、作（actions）轉(zhuǎn)換(Mealy機(jī))或狀態(tài)（摩爾機(jī)）關(guān)聯(lián)的動(dòng)作，多重起始狀態(tài)，基于沒有輸入符號(hào)的轉(zhuǎn)換，或者指定符號(hào)和狀態(tài)（非定有 限狀態(tài)機(jī)）的多個(gè)轉(zhuǎn)換，指派給接收狀態(tài)（識(shí)別者）的一個(gè)或多個(gè)狀態(tài)，等等。 </p><p>　　傳統(tǒng)應(yīng)用程序的控制流程基本是順序的：遵循事先設(shè)定的邏輯，從頭到尾地執(zhí)行。很少有事件能改變標(biāo)準(zhǔn)執(zhí)行流程；而且這些事件主要涉及異常情況?！懊钚袑?shí)用程序”是這種傳統(tǒng)應(yīng)用程序的典型例子。 <

58、;/p><p>　　另一類應(yīng)用程序由外部發(fā)生的事件來(lái)驅(qū)動(dòng)——換言之，事件在應(yīng)用程序之外生成，無(wú)法由應(yīng)用程序或程序員來(lái)控制。具體需要執(zhí)行的代碼取決于接收到的事件，或者它 相對(duì)于其他事件的抵達(dá)時(shí)間。所以，控制流程既不能是順序的，也不能是事先設(shè)定好的，因?yàn)樗蕾囉谕獠渴录?。事件?qū)動(dòng)的GUI應(yīng)用程序是這種應(yīng)用程序的典 型例子，它們由命令和選擇（也就是用戶造成的事件）來(lái)驅(qū)動(dòng)。 </p><p>　　W

59、eb應(yīng)用程序由提交的表單和用戶請(qǐng)求的網(wǎng)頁(yè)來(lái)驅(qū)動(dòng)，它們也可劃歸到上述類 別。但是，GUI應(yīng)用程序?qū)τ诮邮盏降氖录杂幸欢ǔ潭鹊目刂?，因?yàn)檫@些事件要依賴于向用戶顯示的窗口和控件，而窗口和控件是由程序員控制的。Web應(yīng)用 程序則不然，因?yàn)橐坏┯脩舨扇〔辉陬A(yù)料之中的操作（比如使用瀏覽器的歷史記錄、手工輸入鏈接以及模擬一次表單提交等等），就很容易打亂設(shè)計(jì)好的應(yīng)用程序邏輯。 </p><p>　　顯然，必須采取不同的技術(shù)來(lái)處

60、理這些情況。它能處理任何順序的事件，并能提供有意義的響應(yīng)——即使這些事件發(fā)生的順序和預(yù)計(jì)的不同。有限狀態(tài)機(jī)正是為了滿足這方面的要求而設(shè)計(jì)的。 </p><p>　　有限狀態(tài)機(jī)是一種概念性機(jī)器，它能采取某種操作來(lái)響應(yīng)一個(gè)外部事件。具體采取的操作不僅能取決于接收到的事件，還能取決于各個(gè)事件的相對(duì)發(fā)生順序。之所以能 做到這一點(diǎn)，是因?yàn)闄C(jī)器能跟蹤一個(gè)內(nèi)部狀態(tài)，它會(huì)在收到事件后進(jìn)行更新。為一個(gè)事件而響應(yīng)的行動(dòng)不僅取決于事件

61、本身，還取決于機(jī)器的內(nèi)部狀態(tài)。另外，采取 的行動(dòng)還會(huì)決定并更新機(jī)器的狀態(tài)。這樣一來(lái)，任何邏輯都可建模成一系列事件/狀態(tài)組合。 </p><p>　　狀態(tài)機(jī)可歸納為4個(gè)要素，即現(xiàn)態(tài)、條件、動(dòng)作、次態(tài)。這樣的歸納，主要是出于對(duì)狀態(tài)機(jī)的內(nèi)在因果關(guān)系的考慮?！艾F(xiàn)態(tài)”和“條件”是因，“動(dòng)作”和“次態(tài)”是果。詳解如下： </p><p>　　①現(xiàn)態(tài)：是指當(dāng)前所處的狀態(tài)。 </p>&l

62、t;p>　?、跅l件：又稱為“事件”。當(dāng)一個(gè)條件被滿足，將會(huì)觸發(fā)一個(gè)動(dòng)作，或者執(zhí)行一次狀態(tài)的遷移。 </p><p>　?、蹌?dòng)作：條件滿足后執(zhí)行的動(dòng)作。動(dòng)作執(zhí)行完畢后，可以遷移到新的狀態(tài)，也可以仍舊保持原狀態(tài)。動(dòng)作不是必需的，當(dāng)條件滿足后，也可以不執(zhí)行任何動(dòng)作，直接遷移到新狀態(tài)。 </p><p>　?、艽螒B(tài)：條件滿足后要遷往的新狀態(tài)。“次態(tài)”是相對(duì)于“現(xiàn)態(tài)”而言的，“次態(tài)”一旦被激活

63、，就轉(zhuǎn)變成新的“現(xiàn)態(tài)”了。</p><p>　　第3章 設(shè)計(jì)功能與要求</p><p><b>　　3.1電梯簡(jiǎn)要說(shuō)明</b></p><p>　　利用VHDL語(yǔ)言完成一個(gè)3層自動(dòng)升降的電梯的控制電路，控制電路遵循方向優(yōu)先原則控制電梯完成多層的載客服務(wù)，同時(shí)指示電梯運(yùn)行情況和電梯所在樓層。</p><p>　　3.2電

64、梯控制器的任務(wù)和要求</p><p>　　1、每層電梯入口處設(shè)有上、下請(qǐng)求開關(guān)，使用者可以根據(jù)自身的上下樓需要按下相應(yīng)按鍵；電梯內(nèi)部設(shè)有到達(dá)樓層按鈕，使用者可以選擇到達(dá)樓層。</p><p>　　2、設(shè)有電梯運(yùn)行模式（上、下）標(biāo)識(shí)和當(dāng)前所在樓層標(biāo)識(shí)。</p><p>　　3、電梯運(yùn)行模式等同于普通電梯運(yùn)行模式，電梯一般按照提出請(qǐng)求的先后順序進(jìn)行響應(yīng)。程序根據(jù)電梯當(dāng)前

65、位置和使用者所在樓層以及進(jìn)入電梯后的要求控制運(yùn)行狀態(tài)。</p><p>　　4、電梯初始模式為一層關(guān)門狀態(tài)。</p><p>　　3.3電梯控制器的設(shè)計(jì)思路</p><p>　　本系統(tǒng)的主要輸入有電梯外上下控制按鈕Button（其中Button(0)表示一樓電梯外上升請(qǐng)求，Button(1)表示二樓電梯外上升請(qǐng)求， Button(2)表示二樓電梯外下降請(qǐng)求， But

66、ton(3)表示三樓電梯外下降請(qǐng)求）；電梯內(nèi)到達(dá)樓層控制按鈕floor（其中floor(0)表示請(qǐng)求到達(dá)一層， floor(1)表示請(qǐng)求到達(dá)二層， floor(2)表示請(qǐng)求到達(dá)三層）。</p><p>　　系統(tǒng)的輸出包括電梯位置標(biāo)識(shí)position，表示電梯當(dāng)前所在樓層；電梯開門關(guān)門顯示按鈕door（當(dāng)door=1時(shí)表示開門，door=0表示關(guān)門）；電梯當(dāng)前運(yùn)行狀態(tài)按鈕up_down（當(dāng)up_down=1時(shí)表示電

67、梯處于上升狀態(tài)，當(dāng)up_down=0時(shí)表示電梯處于下降狀態(tài)）。</p><p>　　系統(tǒng)主要通過當(dāng)前所在樓層以及運(yùn)行狀態(tài)、后續(xù)請(qǐng)求判斷運(yùn)行方式。電梯處在第一層時(shí)，當(dāng)它收到二層電梯外上下樓請(qǐng)求、三層電梯外下樓請(qǐng)求、一層電梯內(nèi)到達(dá)二層和三層請(qǐng)求時(shí)，電梯會(huì)按照指令上升到相應(yīng)樓層并開門、關(guān)門；若收到一層電梯外上樓請(qǐng)求只做開門響應(yīng)，隨后根據(jù)使用者進(jìn)入電梯后請(qǐng)求進(jìn)行響應(yīng)；其他請(qǐng)求不響應(yīng)。</p><p&g

68、t;　　當(dāng)電梯處在第二層時(shí)，若系統(tǒng)收到二層電梯外上下樓請(qǐng)求只做開門響應(yīng)；若收到三層電梯外下樓或二層電梯內(nèi)到達(dá)三層請(qǐng)求，則做上樓響應(yīng)、開門；若收到一層電梯外上樓或二層電梯內(nèi)到達(dá)一層請(qǐng)求，則做下樓樓響應(yīng)并開門；其他請(qǐng)求不響應(yīng)。</p><p>　　當(dāng)電梯處在第三層時(shí)，若它收到二層電梯外上下樓請(qǐng)求、一層電梯外上樓請(qǐng)求、電梯內(nèi)到達(dá)二層和一層請(qǐng)求時(shí)，電梯會(huì)按照指令下降到相應(yīng)樓層并開門、關(guān)門；若收到三層電梯外下樓請(qǐng)求只做開門

69、響應(yīng)，隨后根據(jù)使用者進(jìn)入電梯后請(qǐng)求進(jìn)行響應(yīng)；其他請(qǐng)求不響應(yīng)。</p><p>　　若電梯正處在上升狀態(tài)中收到外部請(qǐng)求，則只響應(yīng)比當(dāng)前所在樓層高的樓層的請(qǐng)求，到達(dá)需要到達(dá)最高樓層時(shí)再響應(yīng)低層請(qǐng)求。若電梯正處在下降狀態(tài)中收到外部請(qǐng)求，則只響應(yīng)比當(dāng)前所在樓層低的樓層的請(qǐng)求，到達(dá)需要到達(dá)最低樓層時(shí)再響應(yīng)高層請(qǐng)求。</p><p>　　3.4電梯處于各樓層是的分析</p><p&

70、gt;　　處于一樓時(shí)，不管是電梯內(nèi)或電梯外，電梯都只可能接收到上升的請(qǐng)求信號(hào)。此時(shí)，電梯就進(jìn)入預(yù)上升狀態(tài)，準(zhǔn)備作上升運(yùn)行，如果電梯沒有接收到請(qǐng)求信號(hào)，電梯則在一樓待機(jī)。</p><p>　　處于二樓時(shí)，電梯則可能出現(xiàn)三種情況：</p><p>　　1.電梯并沒有接受到電梯內(nèi)或電梯外的任何請(qǐng)求信號(hào)時(shí)，電梯則停留在當(dāng)前樓層。</p><p>　　2.電梯接收到上升請(qǐng)求信

71、號(hào)，進(jìn)入預(yù)上升狀態(tài)。</p><p>　　3.電梯接收到下降請(qǐng)求信號(hào)，進(jìn)入預(yù)下降狀態(tài)。</p><p>　　處于最高層時(shí)，不管電梯內(nèi)或電梯外電梯都只可能接收到下降的請(qǐng)求信號(hào)。此時(shí)，電梯就進(jìn)入預(yù)下降狀態(tài)，準(zhǔn)備作下降運(yùn)行。如果電梯沒有接收到請(qǐng)求信號(hào)，電梯則停留在最高層。如圖所示：</p><p>　　圖3-1 處于一樓</p><p>　　圖3

72、-2 處于二樓</p><p>　　圖3-3 處于三樓</p><p>　　電梯的運(yùn)行規(guī)則確立后，需對(duì)整個(gè)控制程序的設(shè)計(jì)做一個(gè)流程規(guī)范。對(duì)程序進(jìn)行模塊化構(gòu)思。根據(jù)VHDL語(yǔ)言的規(guī)則，程序必須由最基本的實(shí)體和結(jié)構(gòu)體構(gòu)成。實(shí)體對(duì)控制器的端口進(jìn)行定義，結(jié)構(gòu)體對(duì)各端口的行為進(jìn)行描述。因此程序運(yùn)行需經(jīng)過以下流程：VHDL庫(kù)調(diào)用：確立控制器的端口及相關(guān)的寄存器；根據(jù)電梯運(yùn)行規(guī)則，設(shè)計(jì)相關(guān)運(yùn)行描述；

73、對(duì)電梯內(nèi)信號(hào)進(jìn)行處理?？偭鞒虉D如下</p><p>　　圖3-4 總流程圖</p><p>　　3.5 電梯外部端口設(shè)計(jì)</p><p>　　時(shí)鐘信號(hào)（clk）；</p><p>　　一樓電梯外人的上升請(qǐng)求信號(hào)（button[0]），二樓電梯外人的上升請(qǐng)求信號(hào)（Button[1]）;</p><p>　　二樓電梯外人

74、的下降請(qǐng)求信號(hào)（Button[2]），三樓電梯外人的下降請(qǐng)求信號(hào)（Button[3]）；</p><p>　　電梯內(nèi)人請(qǐng)求到達(dá)一樓的信號(hào)（fllor[0]），電梯內(nèi)人請(qǐng)求到大二樓的信號(hào)（floor[1]），電梯內(nèi)人請(qǐng)求到大三樓的信號(hào)（floor[2]）；</p><p>　　電梯控制信號(hào)（opendoor）；</p><p>　　電梯所在樓層顯示（position[

75、3..0]）；</p><p>　　電梯開門狀態(tài)（door）；</p><p>　　電梯上下指示（up-down）；</p><p>　　3.6三層電梯的電路總圖</p><p>　　圖3-5 電路總圖</p><p>　　3.7三層電梯的引腳分配</p><p>　　圖3-6 引腳分配&l

76、t;/p><p>　　第4章 仿真結(jié)果與說(shuō)明</p><p><b>　　圖 4-1</b></p><p>　　圖4-1是基本基本功能仿真，使用者在一層電梯外按下上升（Button(0)=1）按鈕，隨后開門（door=1）。使用者進(jìn)入后按下到達(dá)三樓請(qǐng)求（floor(2)=1），電梯關(guān)門（door=0）并上升（up_down=1）最后到達(dá)三層（p

77、osition=3）并開門（door=1）。</p><p><b>　　圖 4-2</b></p><p>　　圖4-2是基本記憶功能仿真，電梯處于初始一層關(guān)門狀態(tài)。三層外使用者按下三層下按鈕（floor(3)=1）電梯上升到三樓開門。然而在上升到二樓時(shí)一層外有人按下上樓按鈕。此時(shí)電梯先完成上升到三層，然后再下降回到一層響應(yīng)一層外請(qǐng)求。</p><

78、;p><b>　　圖4-3</b></p><p>　　圖4-3表明在電梯上升過程中可以接收較高樓層的要求。開始時(shí)有人按下一層外上升（Button(0)=1）按鈕，電梯開門使用者進(jìn)入并按下到達(dá)三層（floor(2)=1）請(qǐng)求，此時(shí)電梯關(guān)門并上升。在電梯上升但未到達(dá)二層時(shí)，二層外有人按下上樓（Button(1)=1）請(qǐng)求，因此當(dāng)電梯到達(dá)二層（position=2）后停止并開門，待二層使用

79、者進(jìn)入后再完成第一個(gè)使用者的請(qǐng)求到達(dá)三層。</p><p><b>　　圖4-4</b></p><p>　　圖4-4仿真了系統(tǒng)對(duì)同一樓層兩個(gè)不同到達(dá)樓層的響應(yīng)。有兩人先后按下二層上按鈕（Button(1)=1），此時(shí)電梯從一層上升至二層并開門。待兩人進(jìn)入后按照先后順序按下到達(dá)三層（floor(2)=1）和到達(dá)一層（floor(0)=1）按鈕，此時(shí)電梯也按照倆人按鍵先

80、后順序先到達(dá)三層（position=3），然后再到達(dá)一層（position=1）。需要注意的是，本次實(shí)驗(yàn)第二個(gè)使用者在二層外的按鍵是錯(cuò)誤的，因?yàn)樗竭_(dá)一層應(yīng)該按下二層下按鈕（Button(2)=1），然而他卻錯(cuò)誤的按下了二層上按鈕（Button(1)=1）。因此同一使用者在電梯內(nèi)和電梯外提出不同要求時(shí)，主要響應(yīng)電梯內(nèi)請(qǐng)求。</p><p>　　圖4-5和圖3-12都是綜合仿真實(shí)驗(yàn)。</p><

81、;p><b>　　4-5</b></p><p>　　圖4-5是一個(gè)在電梯中常見的復(fù)雜情況仿真，本實(shí)驗(yàn)中共有四個(gè)人提出請(qǐng)求。首先一外層有人提出上升（Button(0)=1）請(qǐng)求并按下上升到三層（floor(2)=1）按鍵，電梯上升過程中二層外分別有人按下上升（Button(1)=1）和下降（Button(2)=1）的按鈕，同時(shí)三層外有人按下下降（Button(3)=1）按鈕。隨后電梯到

82、達(dá)二層停止，待倆人進(jìn)入后都沒有按下任何到達(dá)樓層請(qǐng)求。電梯隨即到達(dá)三層，三層使用者進(jìn)入后也沒有按下任何到達(dá)樓層按鈕，此時(shí)電梯響應(yīng)此前按下二層下降按鈕的使用者的請(qǐng)求再次下降到二層。</p><p><b>　　圖 4-6</b></p><p>　　圖4-6是一個(gè)多人次時(shí)間交錯(cuò)綜合仿真，首先是三層外有人提出下降請(qǐng)求（Button(3)=1），此時(shí)電梯開始上升；在電梯上升到

83、二層和三層之間時(shí)二層外有人按下下降按鈕（Button(2)=1），此時(shí)電梯繼續(xù)上升到達(dá)三層，待三層使用者進(jìn)入后按下到達(dá)一層（floor(0)=1）按鈕后電梯下降到二層，使第二個(gè)使用者進(jìn)入；第二個(gè)人打算去一層，看到第一個(gè)人已經(jīng)按下到達(dá)一層按鈕，就沒有再次按下。當(dāng)電梯回到一層的瞬間三層外又有人按下下降按鈕（Button(3)=1），此時(shí)電梯在一層做短暫停留后再次回到三層，三層使用者進(jìn)入后按下到達(dá)一層按鈕（floor(0)=1），電梯再次回到

84、一層。</p><p>　　通過六次仿真可以看出系統(tǒng)基本完成了設(shè)計(jì)要求。</p><p><b>　　實(shí)驗(yàn)難點(diǎn)和創(chuàng)新</b></p><p>　　本實(shí)驗(yàn)狀態(tài)較為復(fù)雜，狀態(tài)中嵌套狀態(tài)，狀態(tài)圖的繪制比較困難。本實(shí)驗(yàn)使用的狀態(tài)圖考慮了不同狀態(tài)轉(zhuǎn)移過程中的所有情況。</p><p>　　外部請(qǐng)求按鍵較多，電梯在上升過程中只能響應(yīng)

85、高于其當(dāng)前所在樓層的請(qǐng)求，反之在下降過程中只能響應(yīng)低于其當(dāng)前所在樓層的請(qǐng)求。而且系統(tǒng)要求記憶目前沒有被響應(yīng)的請(qǐng)求。圖4-5和圖4-6對(duì)此功能進(jìn)行了仿真。本系統(tǒng)的設(shè)計(jì)考慮了實(shí)際應(yīng)用中的記憶存貯問題。</p><p>　　使用者在電梯內(nèi)外提出的請(qǐng)求不一致，例如圖4-5中進(jìn)行仿真的情況。使用者本來(lái)是要下樓，但在電梯外卻按下上樓按鈕。對(duì)于這種情況，系統(tǒng)認(rèn)定使用者進(jìn)入電梯后提出的請(qǐng)求為最終請(qǐng)求。</p>&l

86、t;p><b>　　第5章　結(jié)論與展望</b></p><p><b>　　5.1 結(jié)論</b></p><p>　　通過以上設(shè)計(jì)調(diào)試和改進(jìn)并通過較長(zhǎng)時(shí)間的反復(fù)測(cè)試?？梢愿鶕?jù)要求打印出各項(xiàng)指標(biāo)參數(shù)和曲線圖及仿真圖，且重復(fù)一次性好。用VHDL硬件描述語(yǔ)言的形式進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)方便靈活，利用EDA軟件進(jìn)行編譯優(yōu)化仿真極大地減少了電路設(shè)計(jì)時(shí)間

87、和可能發(fā)生的錯(cuò)誤。降低了開發(fā)成本，這中設(shè)計(jì)方法必將在未來(lái)的數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來(lái)越重的作用。</p><p>　　本設(shè)計(jì)采用的正式FPGA來(lái)控制電梯的邏輯運(yùn)行，具有編程靈活，性能可靠等優(yōu)點(diǎn)，而且FPGA在去電后配置數(shù)據(jù)自動(dòng)消失，用戶可以控制加載進(jìn)程，在現(xiàn)場(chǎng)修改器件的邏輯功能。在設(shè)計(jì)過程中我們首先把整個(gè)電梯設(shè)計(jì)根據(jù)功能分成若干個(gè)功能模塊，然后理清個(gè)模塊的時(shí)序，一以便將各個(gè)功能模塊綜合在一起,能夠公用書籍總線，使其能

88、正常工作不受干擾，有些程序在仿真的時(shí)候其時(shí)序是完全正確的，但是當(dāng)程序下載到芯片上之后就會(huì)發(fā)現(xiàn)錯(cuò)誤了。這主要是因?yàn)楦鱾€(gè)功能在實(shí)現(xiàn)時(shí)會(huì)有延時(shí)，但這在仿真時(shí)是顯示不出來(lái)的。因此編程時(shí)要注意在選芯片之前，要先將計(jì)算出的數(shù)據(jù)信號(hào)先放到數(shù)據(jù)總線上。</p><p>　　FPGA在實(shí)現(xiàn)電梯控制方面比較靈活，可以通過對(duì)程序的修改來(lái)達(dá)到控制多個(gè)樓層，本設(shè)計(jì)在電梯控制方面做的比較全面，比如設(shè)計(jì)了內(nèi)外電梯的指示系統(tǒng)和當(dāng)前電梯運(yùn)行情況顯

89、示，能夠滿足一般的載客電梯的工作功能需要。</p><p><b>　　5.2 展望</b></p><p>　　三層電梯廣泛應(yīng)用在大型的貨運(yùn)之中。其使用便捷，貨運(yùn)周期短，效率高，成本低，對(duì)貨運(yùn)事業(yè)具有普相當(dāng)?shù)慕?jīng)濟(jì)價(jià)值。在客運(yùn)上，三層電梯雖然涉及樓層不高，應(yīng)用范圍不大，但就特殊而言，可以為一些上下樓層不方便的人們提供相當(dāng)?shù)膸椭?，照顧了這些特殊群體的感情。因此，在某些

90、層面上說(shuō)，三層電梯的設(shè)計(jì)也具有一定的社會(huì)價(jià)值。</p><p><b>　　致 謝</b></p><p>　　本次畢業(yè)設(shè)計(jì)能夠順利完成，是指導(dǎo)老師、在設(shè)計(jì)過程中幫助我們的同學(xué)、我的搭檔和我共同努力的結(jié)果，在這里我對(duì)老師、一起努力的同學(xué)和我的搭檔表示真誠(chéng)的感謝！</p><p>　　隨著畢業(yè)設(shè)計(jì)的完成，自己四年的大學(xué)生活也接近了尾聲，在這四年

91、難忘的歲月中，留下許多美好的回憶，尤其是最后的畢業(yè)設(shè)計(jì)，更是令我記憶深刻。首先，我要感謝我們的學(xué)校，感謝在這四年中教給我許多做人做事的道理，讓我從一個(gè)懵懂得高中生變成一個(gè)能被社會(huì)所接納的知識(shí)青年；其次，我要特別的感謝一下我們的指導(dǎo)老師，是她在我撰寫畢業(yè)論文過程中給了我無(wú)私的幫助，從當(dāng)初選題到中期答辯，再到最后定稿，老師多次詢問我們?cè)O(shè)計(jì)進(jìn)程中所遇到的難題，并及時(shí)為我指點(diǎn)迷津。再次，我要感謝那些曾經(jīng)教我們的老師們，是他們教會(huì)了這些知識(shí)和本領(lǐng)

92、，才能在這次設(shè)計(jì)中得以運(yùn)用。當(dāng)然，我還要感謝寢室的兄弟們和其它同學(xué)，是他們?cè)谖彝瓿烧撐牡倪^程中給予我?guī)椭凸膭?lì)，也是他們陪我度過了這四年最美好的生活。</p><p>　　現(xiàn)在我即將揮別自己的大學(xué)生活，萬(wàn)千感慨上心頭，有對(duì)校園和同學(xué)戀戀不舍，更有對(duì)美好未來(lái)的憧憬。最后，再次感謝我的老師、同學(xué)和大學(xué)期間所有的朋友們，是你們?yōu)槲业拇髮W(xué)生活增光添色，讓它變得五彩斑駁，尤為難忘。真誠(chéng)的說(shuō)一聲：“謝謝你們！”</p&

93、gt;<p><b>　　參考文獻(xiàn)</b></p><p>　　[1]毛宗源等，微機(jī)控制電梯[M]，國(guó)防工業(yè)出版社出版，1996</p><p>　　[2]李鼎培，當(dāng)前電梯研制開發(fā)技術(shù)動(dòng)態(tài)[J]，中國(guó)電梯，1995</p><p>　　[3]梁延?xùn)|主編。電梯控制技術(shù)[M]。中國(guó)建筑工業(yè)出版社，1997</p><

94、;p>　　[4]張漢杰，王錫鐘編著?，F(xiàn)代電梯控制技術(shù)[M]。哈爾濱工業(yè)大學(xué)出版社，1996</p><p>　　[5]Kim C B，Kyoung A．seong，et a1．A fuuzzy aproach to elevator group control</p><p>　　system．IEEE Trans Syst[D]．Man，Cybern．，1995，25</p&

95、gt;<p>　　[6]SIEMENS公司編著，西門子(中國(guó))有限公司譯[Z]。SIEMATIC S一7 300可編程序控</p><p>　　制器硬件和安裝手冊(cè)。2001年5月</p><p>　　[7]SIEMENS公司編著，西門子(中國(guó))有限公司譯[Z]。SIEMTIC STEP7 V5．0系統(tǒng)手冊(cè)。</p><p><b>　　200

96、1年5月</b></p><p>　　[8]武自芳，虞鶴松著。微機(jī)控制系統(tǒng)及其應(yīng)用[M]。西安交通大學(xué)出版社，1998</p><p>　　[9]汪曉光，孫曉瑛等編著。可編程控制器原理及應(yīng)用(上／下冊(cè))[M]。機(jī)械工業(yè)出</p><p><b>　　版社，2001</b></p><p>　　[10] 溫照方

97、主編。SIMATIC S7—300可編程序控制器教程[M]。北京理工大學(xué)出版社，</p><p><b>　　2002 </b></p><p><b>　　附 錄</b></p><p><b>　　附錄A 外文資料</b></p><p>　　Building Pro

98、grammable Automation Controllers with LabVIEW FPGA</p><p><b>　　Overview</b></p><p>　　Programmable Automation Controllers (PACs) are gaining acceptance within the industrial control m

99、arket as the ideal solution for applications that require highly integrated analog and digital I/O, floating-point processing, and seamless connectivity to multiple processing nodes. National Instruments offers a variety

100、 of PAC solutions powered by one common software development environment, NI LabVIEW. With LabVIEW, you can build custom I/O interfaces for industrial applications using add-on softwa</p><p>　　With the LabVI

101、EW FPGA Module and reconfigurable I/O (RIO) hardware, National Instruments delivers an intuitive, accessible solution for incorporating the flexibility and customizability of FPGA technology into industrial PAC systems.

102、You can define the logic embedded in FPGA chips across the family of RIO hardware targets without knowing low-level hardware description languages (HDLs) or board-level hardware design details, as well as quickly define

103、hardware for ultrahigh-speed control, customiz</p><p>　　Table of Contents</p><p>　　Introduction </p><p>　　NI RIO Hardware for PACs </p><p>　　Building PACs with LabVIEW

104、and the LabVIEW FPGA Module </p><p>　　FPGA Development Flow </p><p>　　Using NI SoftMotion to Create Custom Motion Controllers </p><p>　　Applications </p><p>　　Conclusio

105、n </p><p>　　Introduction </p><p>　　You can use graphical programming in LabVIEW and the LabVIEW FPGA Module to configure the FPGA (field-programmable gate array) on NI RIO devices. RIO technolog

106、y, the merging of LabVIEW graphical programming with FPGAs on NI RIO hardware, provides a flexible platform for creating sophisticated measurement and control systems that you could previously create only with custom-des

107、igned hardware.</p><p>　　An FPGA is a chip that consists of many unconfigured logic gates. Unlike the fixed, vendor-defined functionality of an ASIC (application-specific integrated circuit) chip, you can co

108、nfigure and reconfigure the logic on FPGAs for your specific application. FPGAs are used in applications where either the cost of developing and fabricating an ASIC is prohibitive, or the hardware must be reconfigured af

109、ter being placed into service. The flexible, software-programmable architecture of FPGAs offer ben</p><p>　　With the LabVIEW FPGA Module and NI RIO hardware, you now can use LabVIEW, a high-level graphical d

110、evelopment environment designed specifically for measurement and control applications, to create PACs that have the customization, flexibility, and high-performance of FPGAs. Because the LabVIEW FPGA Module configures cu