dsp芯片的主要結(jié)構(gòu)特點(diǎn)

1、DSP芯片的主要結(jié)構(gòu)特點(diǎn),哈佛結(jié)構(gòu)流水線技術(shù)多總線結(jié)構(gòu)專用硬件乘法－累加器具有特殊的DSP指令快速的指令周期,多處理器結(jié)構(gòu)與并行技術(shù)獨(dú)立DMA總線及控制器專門(mén)的數(shù)據(jù)地址發(fā)生器省電管理和低功耗豐富的外設(shè),Von Neuman結(jié)構(gòu)與Harvard結(jié)構(gòu),馮.諾依曼結(jié)構(gòu),哈佛結(jié)構(gòu),數(shù)據(jù)存儲(chǔ)器,CPU,程序與數(shù)據(jù)存儲(chǔ)器,CPU,程序存儲(chǔ)器,,,,Harvard結(jié)構(gòu),程序和數(shù)據(jù)存儲(chǔ)空間分開(kāi)，有各自獨(dú)立的地址和數(shù)據(jù)總線，取指和

2、讀數(shù)可以同時(shí)進(jìn)行，從而提高速度。2000年已達(dá)到90億次浮點(diǎn)運(yùn)算/秒（9000MFLOPS）。 MIPS----Million Instruction Per Second MFLOPS----Million Floating Operation Per Second,流水操作(pipeline),取指 譯碼 尋址 取數(shù) 運(yùn)算 存儲(chǔ),,,,,,取指

3、 譯碼 尋址 取數(shù) 運(yùn)算 存儲(chǔ),,,,,,取指 譯碼 尋址 取數(shù) 運(yùn)算 存儲(chǔ),,,,,,獨(dú)立的硬件乘法器,在卷積、數(shù)字濾波、FFT、相關(guān)、矩陣運(yùn)算等算法中，都有ΣA(k)B(n-k)一類的運(yùn)算，大量重復(fù)乘法和累加。通用計(jì)算機(jī)中的乘法是用軟件實(shí)現(xiàn)的，需要若干機(jī)器周期 DSP有硬件乘法器，用指令MAC在單周期內(nèi)完成,獨(dú)立的DMA總線和控制器,有一組或多組DMA總線，與CPU的數(shù)據(jù)

4、總線和程序總線并行工作，在不影響CPU工作的條件下，DMA速度目前已經(jīng)超過(guò)800Mbyte/s 。,C24x的CPU,C24x的片內(nèi)存儲(chǔ)器及總線,豐富的外設(shè)(peripherals),時(shí)鐘發(fā)生器(振蕩器與PLL)定時(shí)器(Timer)軟件可編程等待狀態(tài)發(fā)生器通用I/O同步串口(SSP)與異步串口(ASP)JTAG掃描邏輯電路(IEEE 1149.1標(biāo)準(zhǔn))便于對(duì)DSP作片上的在線仿真和多DSP條件下的調(diào)試,C2x、C24x、C28

5、x稱為C2000系列，主要用于數(shù)字控制系統(tǒng) C54x、C55x稱為C5000系列，主要用于功耗低、便于攜帶的通信終端 C62x、C64x和C67x稱為C6000系列，主要用于高性能復(fù)雜的通信系統(tǒng)，如移動(dòng)通信基站,TMS320C2000系列DSP,集成了Flash存儲(chǔ)器——能夠快速設(shè)計(jì)原型機(jī)及升級(jí)，不使用片外的EPROM，既提高速度，又降低成本高速A/D轉(zhuǎn)換器、CAN、SPI、SCI等比8bit或16b

6、it MCU速度更快、更靈活、功能更強(qiáng)、面向控制的微處理器C24x和C2xx系列的DSP，其CPU都是C2xLP,用于數(shù)字化控制,TMS320C5000系列DSP,IP電話機(jī)和IP電話網(wǎng)關(guān)數(shù)字式助聽(tīng)器便攜式聲音/數(shù)據(jù)/視頻產(chǎn)品調(diào)制解調(diào)器手機(jī)和移動(dòng)電話基站語(yǔ)音服務(wù)器數(shù)字無(wú)線電SOHO（小型辦公室和家庭辦公室）的語(yǔ)音和數(shù)據(jù)系統(tǒng),用于通信領(lǐng)域,C542的結(jié)構(gòu)框圖,C54x芯片,TMS320C54x（簡(jiǎn)稱’C54x）是 TI 公

7、司為實(shí)現(xiàn)低功耗、高速實(shí)時(shí)信號(hào)處理而專門(mén)設(shè)計(jì)的16位定點(diǎn)數(shù)字信號(hào)處理器，采用改進(jìn)的哈佛結(jié)構(gòu)，具有高度的操作靈活性和運(yùn)行速度，適應(yīng)于遠(yuǎn)程通信等實(shí)時(shí)嵌入式應(yīng)用的需要，現(xiàn)已廣泛地應(yīng)用于無(wú)線電通信系統(tǒng)中。,’ C54x的引腳功能,TMS320C54x芯片采用CMOS制造工藝，整個(gè)系列的型號(hào)基本上都采用塑料或陶瓷四方扁平封裝形式（TQFP）。 不同的器件型號(hào)其引腳的個(gè)數(shù)有所不同。,TMS320C5402共有144個(gè)引腳：,電

8、源引腳時(shí)鐘引腳 控制引腳地址和數(shù)據(jù)引腳,串行口引腳 主機(jī)接口引腳通用I/O引腳 測(cè)試引腳,’C54x的內(nèi)部總線結(jié)構(gòu),TMS320C54x的結(jié)構(gòu)是以8組16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。,總線結(jié)構(gòu),,1組程序總線PB3組數(shù)據(jù)總線CB、DB、EB4組地址總線PAB、CAB、DAB、EAB,C54x的中央處理器CPU,CPU是DSP器件的核心部件，它的性能直接關(guān)系到DSP器件的性能。 ’C54x的CP

9、U采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行結(jié)構(gòu)設(shè)計(jì)，使其能在一個(gè)指令周期內(nèi)，高速地完成多項(xiàng)算術(shù)運(yùn)算。,CPU包括下列基本部件： ① 40位算術(shù)邏輯運(yùn)算單元ALU； ② 2個(gè)40位的累加器A和B； ③ 支持-16~31位移位范圍的桶形移位寄存器； ④ 能完成乘法-加法運(yùn)算的乘法累加器MAC； ⑤ 16位暫存寄存器T； ⑥ 16位轉(zhuǎn)移寄存器TRN； ⑦ 比較、選擇、存儲(chǔ)單元CSSU； ⑧ 指數(shù)譯碼器； ⑨ C

10、PU狀態(tài)和控制寄存器。,算術(shù)邏輯運(yùn)算單元ALU,’C54x使用40位的算術(shù)邏輯運(yùn)算單元和2個(gè)40位累加器，可完成寬范圍的算術(shù)邏輯運(yùn)算。 ’C54x的大多數(shù)算術(shù)邏輯運(yùn)算指令都是單周期指令，其運(yùn)算結(jié)果通常自動(dòng)送入目的累加器A或B。但在執(zhí)行存儲(chǔ)器到存儲(chǔ)器的算術(shù)邏輯運(yùn)算指令時(shí)（如ADDM、ANDM、ORM和XORM），其運(yùn)算結(jié)果則存入指令指定的目的存儲(chǔ)器。,ALU的功能框圖,,累加器A和B,’C54x芯片有兩個(gè)獨(dú)立的40位累加器A和B，

11、可以作為ALU或MAC的目標(biāo)寄存器，存放運(yùn)算結(jié)果，也可以作為ALU或MAC的一個(gè)輸入。 在執(zhí)行并行指令（LD||MAC）和一些特殊指令（MIN和MAX）時(shí)，兩個(gè)累加器中的一個(gè)用于裝載數(shù)據(jù)，而另一個(gè)用于完成運(yùn)算。,桶形移位寄存器,TMS320C54x的40位桶形移位寄存器主要用于累加器或數(shù)據(jù)區(qū)操作數(shù)的定標(biāo)。它能將輸入數(shù)據(jù)進(jìn)行0~31位的左移和0~16位的右移。所移動(dòng)的位數(shù)可由ST1中的ASM或被指定的暫存器T決定。,組成框圖,,

12、,,,① 多路選擇器MUX,MUX,MUX,MUX,② 符號(hào)控制SC,符號(hào)控制SC,符號(hào)控制SC,③ 移位寄存器,移位寄存器(-16~31),移位寄存器(-16~31),移位寄存器(-16~31),移位寄存器(-16~31),④ 寫(xiě)選擇電路,寫(xiě)選擇MSW/LSW,寫(xiě)選擇MSW/LSW,寫(xiě)選擇MSW/LSW,① 多路選擇器MUX,用來(lái)選擇輸入數(shù)據(jù)。,② 符號(hào)控制SC,用于對(duì)輸入數(shù)據(jù)進(jìn)行符號(hào)位擴(kuò)展。,③ 移位寄存器,用來(lái)對(duì)輸

13、入的數(shù)據(jù)進(jìn)行定標(biāo)和移位。,④ 寫(xiě)選擇電路,用來(lái)選擇最高有效字和最低有效字。,在MAC單元中，專用加法器用來(lái)完成乘積項(xiàng)的累加運(yùn)算。,專用加法器,,加法器零檢測(cè)器舍入器溢出/飽和邏輯電路,舍入器：用來(lái)對(duì)運(yùn)算結(jié)果進(jìn)行舍入處理，即將目標(biāo)累加器中的內(nèi)容加上215，然后將累加器的低16位清零。,乘加單元MAC,’C54x的比較、選擇和存儲(chǔ)單元（CSSU）是一個(gè)特殊用途的硬件電路，專門(mén)用來(lái)完成Viterbi算法中的加法/比較/選擇（ACS）操

14、作。,,比較電路COMP,狀態(tài)轉(zhuǎn)移寄存器TRN,狀態(tài)比較寄存器TC,多路選擇器MUX,MUX,MUX,COMP,COMP,TRN,TRN,TC,TC,比較、選擇和存儲(chǔ)單元CSSU,CSSU單元主要完成累加器的高階位與低階位之間最大值的比較，即選擇累加器中較大的字，并存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器中。,① 比較電路COMP將累加器A或B的高階位與低階位進(jìn)行比較；,② 比較結(jié)果分別送入TRN和TC中，記錄比較結(jié)果以便程序調(diào)試；,③ 比

15、較結(jié)果輸出至寫(xiě)選擇電路，選擇較大的數(shù)據(jù)；,④ 將選擇的數(shù)據(jù)通過(guò)總線EB存入指定的存儲(chǔ)單元。,工作過(guò)程：,指數(shù)編碼器EXP,指數(shù)編碼器是一個(gè)用于支持指數(shù)運(yùn)算指令的專用硬件，可以在單周期內(nèi)執(zhí)行EXP指令，求累加器中數(shù)的指數(shù)值。,功能：求累加器中數(shù)據(jù)的指數(shù)值。 指數(shù)值=冗余符號(hào)位-8,CPU狀態(tài)和控制寄存器,’C54x提供三個(gè)16位寄存器來(lái)作為CPU狀態(tài)和控制寄存器，它們分別為：,狀態(tài)寄存器0（ST0）

16、 狀態(tài)寄存器1（ST1） 處理器模式狀態(tài)寄存器（PMST）,ST0和ST1主要包含各種工作條件和工作方式的狀態(tài)； PMST包含存儲(chǔ)器的設(shè)置狀態(tài)和其他控制信息。,1．狀態(tài)寄存器0（ST0）,主要反映處理器的尋址要求和計(jì)算機(jī)的運(yùn)行狀態(tài)。,ST0的結(jié)構(gòu)：,ARP,ARP：輔助寄存器指針。 用來(lái)選擇使用單操作數(shù)間接尋址時(shí)的 輔助寄存器AR0~AR7。,TC,TC：測(cè)試

17、/控制標(biāo)志。 用來(lái)保存ALU測(cè)試操作的結(jié)果。,C,C：進(jìn)位標(biāo)志位。 用來(lái)保存ALU加減運(yùn)算時(shí)所產(chǎn)生的進(jìn)/借位。,OVA/B：累加器A/B的溢出標(biāo)志。 用來(lái)反映A/B是否產(chǎn)生溢出。,DP,DP：數(shù)據(jù)存儲(chǔ)器頁(yè)指針。 用來(lái)與指令中提供的7位地址結(jié)合形成1個(gè) 16位數(shù)據(jù)存儲(chǔ)器的地址。,2．狀態(tài)寄存器1 (ST1),BRAF：塊重復(fù)操作標(biāo)志位。 用來(lái)指示當(dāng)前是否在執(zhí)行塊重復(fù)操作。 BRA

18、F=0 表示當(dāng)前不進(jìn)行重復(fù)塊操作； BRAF=1 表示當(dāng)前正在進(jìn)行塊重復(fù)操作。,CPL：直接尋址編輯方式標(biāo)志位； 用來(lái)指示直接尋址選用何種指針。 CPL=0 選用數(shù)據(jù)頁(yè)指針DP的直接尋址； CPL=1 選用堆棧指針SP的直接尋址。,XF：外部XF引腳狀態(tài)控制位。 用來(lái)控制XF通用外部輸出引腳的狀態(tài)。 執(zhí)行SSBX XF=1 XF通用輸出引腳為1； 執(zhí)行RSBX

19、 XF=0 XF通用輸出引腳為0。,HM：保持方式位；響應(yīng)HOLD信號(hào)時(shí)，指示 CPU是否繼續(xù)執(zhí)行內(nèi)部操作。 HM=0 CPU從內(nèi)部程序存儲(chǔ)器取指， 繼續(xù)執(zhí)行內(nèi)部操作。 HM=1 CPU停止內(nèi)部操作。,INTM：中斷方式控制位； 用于屏蔽或開(kāi)放所有可屏蔽中斷。 INTN=0 開(kāi)放全部可屏蔽中斷； INT

20、N=1 禁止所有可屏蔽中斷。,0：保留位，未被使用，總是讀為0。,OVM：溢出方式控制位； 用來(lái)確定累加器溢出時(shí)，對(duì)累加器的加載方式。 OVM=0 將運(yùn)算的溢出結(jié)果直接加載到累加器中； OVM=1 當(dāng)正溢出時(shí)，將007FFFFFFFH加載累加器； 當(dāng)負(fù)溢出時(shí)，將FF80000000H加載累加器。,SXM：符號(hào)位擴(kuò)展方式控制位；用來(lái)確定數(shù)據(jù) 在運(yùn)算之前是否需要符號(hào)位擴(kuò)展。 SXM=

21、0 數(shù)據(jù)進(jìn)入ALU之前禁止符號(hào)位擴(kuò)展； SXM=1 數(shù)據(jù)進(jìn)入ALU之前進(jìn)行符號(hào)位擴(kuò)展。,C16：雙16位/雙精度算術(shù)運(yùn)算方式控制位； 用來(lái)決定ALU的算術(shù)運(yùn)算方式。 C16=0 ALU工作在雙精度算術(shù)運(yùn)算方式； C16=1 ALU工作在雙16位算術(shù)運(yùn)算方式。,FRCT：小數(shù)方式控制位； 用來(lái)確定乘法器的運(yùn)算方式。 FRCT=1 乘法器的輸出左移一位，

22、 消除多余的符號(hào)位。,CMPT：間接尋址輔助寄存器修正方式控制位； 用來(lái)決定ARP是否進(jìn)行修正。 CMPT=0 在進(jìn)行間接尋址單操作數(shù)時(shí)，不修正ARP； CMPT=1 在進(jìn)行間接尋址單操作數(shù)時(shí)，修正ARP。,ASM：累加器移位方式控制位。 為某些具有移位操作的指令設(shè)定一個(gè)從-16~15范圍內(nèi)的移位值。,主要反映處理器的尋址要求、計(jì)算初始狀態(tài)的設(shè)置、I/O及中斷的控制等。,3．存儲(chǔ)器模式

23、狀態(tài)寄存器PMST,主要設(shè)定和控制處理器的工作方式和存儲(chǔ)器的配置，反映處理器的工作狀態(tài)。,中斷向量指針,CPU工作方式選擇位,RAM重復(fù)占位標(biāo)志,地址可見(jiàn)控制位,數(shù)據(jù)ROM映射選擇位,時(shí)鐘輸出選擇位,乘法飽和方式位,存儲(chǔ)飽和位,’C54x的存儲(chǔ)空間結(jié)構(gòu),’C54x共有192K字的存儲(chǔ)空間，分成 3個(gè)相互獨(dú)立可選擇的存儲(chǔ)空間：,? 64K字（16

24、位）的程序存儲(chǔ)空間； ? 64K字（16位）的數(shù)據(jù)存儲(chǔ)空間； ? 64K字（16位）的I/O空間。,程序存儲(chǔ)空間：用來(lái)存放要執(zhí)行的指令和指令執(zhí)行中所需要的系數(shù)表(數(shù)學(xué)用表)； 數(shù)據(jù)存儲(chǔ)空間：存放執(zhí)行指令所需要的數(shù)據(jù)； I/O存儲(chǔ)空間：用來(lái)提供與外部存儲(chǔ)器映射的接口，可以作為外部數(shù)據(jù)存儲(chǔ)空間使用。,所有’C54x芯片都含有片內(nèi)RAM和ROM。,片內(nèi)RAM,,SARAM,DARAM,—— 單尋址RAM,——

25、雙尋址RAM,DARAM：由存儲(chǔ)器內(nèi)的一些分塊組成。 每個(gè)DARAM塊在單周期內(nèi)能被訪問(wèn)2次。,SARAM：由存儲(chǔ)器分塊組成。 每個(gè)SARAM塊在單周期內(nèi)只能被訪問(wèn)1次。,,DARAM和SARAM既可以被映射到數(shù)據(jù)存儲(chǔ)空間用來(lái)存儲(chǔ)數(shù)據(jù)，也可以映射到程序空間用來(lái)存儲(chǔ)程序代碼。,片內(nèi)ROM：主要存放固化程序和系數(shù)表。一般構(gòu)成程序存儲(chǔ)空間，也可以部分地映射在數(shù)據(jù)存儲(chǔ)空間。,’C54x片

26、內(nèi)存儲(chǔ)器資源配置,’C54x所有內(nèi)部和外部程序存儲(chǔ)器及內(nèi)部和外部數(shù)據(jù)存儲(chǔ)器分別統(tǒng)一編址。 內(nèi)部RAM總是映射到數(shù)據(jù)存儲(chǔ)空間，但也可映射到程序存儲(chǔ)空間。 ROM可以靈活地映射到程序存儲(chǔ)空間，同時(shí)也可以部分地映射到數(shù)據(jù)存儲(chǔ)空間。 存儲(chǔ)空間的任何一種存儲(chǔ)器都可以駐留在片內(nèi)或片外。,MP/MC位： =0，片內(nèi)ROM安排到程序空間 =1，片內(nèi)ROM不安排到程序空間OVLY位： =0，片內(nèi)RAM安排到數(shù)據(jù)空間 =1

27、，片內(nèi)RAM不安排到程序和數(shù)據(jù)空間DROM位： =0，片內(nèi)RAM不安排到數(shù)據(jù)空間 =1，部分片內(nèi)RAM安排到數(shù)據(jù)空間,,第2章 TMS320C54x的硬件結(jié)構(gòu),,,TMS320VC5416存儲(chǔ)器配置結(jié)構(gòu),,DROM=1 保留 DROM=0 外部存儲(chǔ)器,FF00HFFFFH,DROM=1 內(nèi)部ROMDROM=0 外部存儲(chǔ)器,F000HFEFFH,外部存儲(chǔ)器,8000HEFFFH,內(nèi)部DARAM(64K&#

28、215;16位字）,0080H7FFFH,暫存器SPRAM,0060H007FH,存儲(chǔ)器映像寄存器,0000H005FH,,,,,,,,,,地址,數(shù)據(jù)存儲(chǔ)空間,存儲(chǔ)器映像寄存器,在’C54x的數(shù)據(jù)存儲(chǔ)空間中，前80H個(gè)單元（數(shù)據(jù)頁(yè)0）包含有的CPU寄存器、片內(nèi)外設(shè)寄存器和暫存器。這些寄存器全部映射到數(shù)據(jù)存儲(chǔ)空間，稱作存儲(chǔ)器映像寄存器MMR。,存儲(chǔ)器映像寄存器MMR： ① CPU寄存器——特殊功能寄存器；

29、 ② 片內(nèi)外設(shè)寄存器； ③ 暫存器SPRAM。,特殊功能寄存器 功能：主要用于程序的運(yùn)算處理和尋址方式的選 擇和設(shè)定。地址范圍：0000H~001FH。,’C5402的CPU寄存器共有26個(gè)，CPU訪問(wèn)這些寄存器時(shí)，不需要插入等待時(shí)間。,包括串行口通信控制寄存器組、定時(shí)器定時(shí)控制寄存器組、時(shí)鐘周期設(shè)定寄存器組等。,?暫存器SPRAM 功能：用來(lái)暫存變量。地址范圍：0060H~007FH。,?外設(shè)寄存器

30、 功能：用來(lái)控制片內(nèi)外設(shè)電路的狀態(tài)和存放數(shù)據(jù)。 地址范圍：0020H~005FH。,存儲(chǔ)器映像寄存器,I/O空間,’C54x除了程序和數(shù)據(jù)存儲(chǔ)空間外，還提供了一個(gè)具有64K字的I/O空間。 主要用于對(duì)片外設(shè)備的訪問(wèn)?？梢允褂幂斎胫噶頟ORTR和輸出指令PORTW對(duì)I/O空間尋址。,在對(duì)I/O空間訪問(wèn)時(shí)，除了使用數(shù)據(jù)總線和地址總線外，還要用到IOTRB、IS和R/W控制線。,IOTRB和IS ：用于選通I/O空

31、間；,R/W：用于控制訪問(wèn)方向(讀或?qū)?。,,,,,,,’C54x的片內(nèi)外設(shè)電路,’C54x器件除了提供哈佛結(jié)構(gòu)的總線、功能強(qiáng)大的CPU以及大容量的存儲(chǔ)空間外，還提供了必要的片內(nèi)外部設(shè)備。 不同型號(hào)的’C54x芯片，所配置的片內(nèi)外設(shè)有所不同，這些片內(nèi)外設(shè)主要包括：,① 通用I/O引腳 ② 定時(shí)器 ③ 時(shí)鐘發(fā)生器 ④ 主機(jī)接口HPI,⑤ 串行通信接口 ⑥ 軟件可編程等待 狀態(tài)發(fā)生器

32、 ⑦ 可編程分區(qū)轉(zhuǎn)換邏輯,1．通用I/O引腳,’C54x芯片為用戶提供了兩個(gè)通用的I/O引腳。,XF：用于程序向外設(shè)傳輸標(biāo)志信息。 通過(guò)此引腳的置位或復(fù)位，可以控制外設(shè) 的工作。,,2．定時(shí)器,’C54x的定時(shí)器是一個(gè)帶有4位預(yù)分頻器的16位可軟件編程減法計(jì)數(shù)器。 這個(gè)減法計(jì)數(shù)器每來(lái)1個(gè)時(shí)鐘周期自動(dòng)減1，當(dāng)計(jì)數(shù)器減到0時(shí)產(chǎn)生定時(shí)中斷。 通過(guò)編程設(shè)置特定的狀態(tài)可使定時(shí)器停止、恢復(fù)運(yùn)行、復(fù)位

33、或禁止。,’C54x的定時(shí)器主要包括3個(gè)存儲(chǔ)器映像寄存器：,定時(shí)設(shè)定寄存器TIM 定時(shí)周期寄存器PRD 定時(shí)控制寄存器TCR,● 定時(shí)設(shè)定寄存器TIM 它是一個(gè)16位減法計(jì)數(shù)器，映射到數(shù)據(jù)存儲(chǔ)空間的0024H單元。復(fù)位或定時(shí)器中斷（TINT）時(shí)，TIM內(nèi)裝入PRD寄存器的值（定時(shí)時(shí)間），并進(jìn)行自動(dòng)減1操作。,● 定時(shí)周期寄存器PRD 16位的存儲(chǔ)器映像寄存器，位于數(shù)據(jù)存儲(chǔ)空間的00

34、25H單元，用來(lái)存放定時(shí)時(shí)間常數(shù)。每次復(fù)位或TINT中斷時(shí)，將定時(shí)時(shí)間裝入TIM寄存器。,● 定時(shí)控制寄存器TCR 16位的存儲(chǔ)器映像寄存器，位于數(shù)據(jù)存儲(chǔ)空間的0026H單元，用來(lái)存儲(chǔ)定時(shí)器的控制位和狀態(tài)位，包括定時(shí)器分頻系數(shù)TDDR、預(yù)標(biāo)定計(jì)數(shù)器PSC、控制位TRB和TSS等。,,定時(shí)中斷的周期： CLKOUT×（TDDR＋1）×（PRD＋1）,,時(shí)鐘周期,,分頻系數(shù),,時(shí)鐘周期,3．時(shí)鐘發(fā)生器,主

35、要用來(lái)為CPU提供時(shí)鐘信號(hào)，由內(nèi)部振蕩器和鎖相環(huán)（PLL）電路兩部分組成?？赏ㄟ^(guò)內(nèi)部的晶振或外部的時(shí)鐘源驅(qū)動(dòng)。 鎖相環(huán)電路具有頻率放大和信號(hào)提純的功能，利用PLL的特性，可以鎖定時(shí)鐘發(fā)生器的振蕩頻率，為系統(tǒng)提供高穩(wěn)定的時(shí)鐘頻率。 鎖相環(huán)能使時(shí)鐘源乘上一個(gè)特定的系數(shù)，得到一個(gè)比內(nèi)部CPU時(shí)鐘頻率低的時(shí)鐘源。,4．主機(jī)接口HPI,主機(jī)接口HPI是’C54x芯片具有的一種8位或16位的并行接口部件，主要用于DSP與其他總線或主

36、處理機(jī)進(jìn)行通信。 HPI接口通過(guò)HPI控制寄存器（HPIC）、地址寄存器（HPIA）、數(shù)據(jù)鎖存器（HPID）和HPI內(nèi)存塊實(shí)現(xiàn)與主機(jī)通信。,① 接口所需要的外部硬件少； ② HPI單元允許芯片直接利用一個(gè)或兩個(gè)數(shù)據(jù)選通信號(hào)； ③ 有一個(gè)獨(dú)立或復(fù)用的地址總線； ④ 一個(gè)獨(dú)立或復(fù)用的數(shù)據(jù)總線與微控制單元MCU連接； ⑤ 主機(jī)和DSP可獨(dú)立地對(duì)HPI接口操作； ⑥ 主機(jī)和DSP握手可通過(guò)中斷方式來(lái)完成； ⑦ 主機(jī)

37、可以通過(guò)HPI直接訪問(wèn)CPU的存儲(chǔ)空間，包括存 儲(chǔ)器映像寄存器。 ⑧ 主機(jī)還可以通過(guò)HPI接口裝載DSP的應(yīng)用程序、接收 DSP運(yùn)行結(jié)果或診斷DSP運(yùn)行狀態(tài)。,主要特點(diǎn)：,5．串行通信接口,’C54x內(nèi)部具有功能很強(qiáng)的高速、全雙工串行通信接口，可以和其他串行器件直接接口。 四種串行口： 標(biāo)準(zhǔn)同步串行口SP 緩沖同步串行口BSP 時(shí)分多路串行口TDM

38、 多路緩沖串行口 McBSP,6．軟件可編程等待狀態(tài)發(fā)生器,功能：通過(guò)軟件設(shè)置，完成外部總線周期的擴(kuò)展，從而方便地實(shí)現(xiàn)’C54x芯片與慢速的外部存儲(chǔ)器和I/O設(shè)備的接口。 在訪問(wèn)外部存儲(chǔ)器時(shí)，軟件等待狀態(tài)寄存器（SWWSR）可為每32K字的程序、數(shù)據(jù)存儲(chǔ)單元塊和64K字的I/O空間確定0~14個(gè)等待狀態(tài)。,7．可編程分區(qū)轉(zhuǎn)換邏輯,可編程分區(qū)轉(zhuǎn)換邏輯也稱為可編程存儲(chǔ)器轉(zhuǎn)換邏輯。 當(dāng)訪問(wèn)過(guò)程跨越程序或數(shù)據(jù)存儲(chǔ)器邊界時(shí)，可編程

39、分區(qū)轉(zhuǎn)換邏輯會(huì)自動(dòng)插入一個(gè)周期。 當(dāng)存儲(chǔ)過(guò)程由程序存儲(chǔ)器轉(zhuǎn)向數(shù)據(jù)存儲(chǔ)器時(shí)，也會(huì)插入一個(gè)周期。 附加周期可以使存儲(chǔ)器在其他器件驅(qū)動(dòng)總線之前允許存儲(chǔ)器釋放總線，以避免總線競(jìng)爭(zhēng)。 轉(zhuǎn)換的存儲(chǔ)塊的大小由存儲(chǔ)器轉(zhuǎn)換寄存器（BSCR）確定。,TMS320C55x低功耗DSP,使用0.13μm銅互連和300mm硅片生產(chǎn)工藝，使得每片硅片的可切割芯片數(shù)目最多增加2.4倍，成本可減少六級(jí)。嵌入式低功耗高性能處理器。與C54x相

40、比，編程靈活性更大。,TMS320C6x CPU,L Unit (Logic)32/40-bit fixed point arithmetic and compare operations32/64-bit floating point arithmetic and compare operations(IEEE single and double precision)32-bit fixed point logical o

41、perationsFixed/floating point conversions64 to 32-bit floating point conversions,S Unit (Shifting)32-bit fixed point arithmetic operations32/40-bit shifts and 32-bit bit-fieldoperationsBranching and constant genera

42、tion32/64-bit floating point reciprocal, absolute value, compares, and 1/sqrt operations32 to 64-bit floating point conversions,M Unit (Multiply)16 x 16-bit fixed point multiplies24 x 24-bit fixed point multiplies32

43、 x 32-bit fixed point multiplies32 x 32-bit single precision floating point multiplies64 x 64-bit double precision floating point multiplies,D Unit (Data address operation)32-bit add, subtract, linear, and circular ad