dds原理與應(yīng)用 - 射頻工程師培訓(xùn),天線工程師培訓(xùn),手機(jī)天線

1、DDS原理與應(yīng)用,通信工程2002級(jí)李忠琦,自我介紹,通信學(xué)院2002級(jí)2005全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽一等獎(jiǎng)通信樓527E-Mail： StanleyLee@vip.sina.com,電子設(shè)計(jì)競(jìng)賽,本科階段最艱苦，收獲最大的比賽拿獎(jiǎng)=3人能力*努力程度*意志力*團(tuán)隊(duì)意 識(shí)*運(yùn)氣個(gè)人收獲=求知欲*努力程度*意志力*團(tuán)隊(duì)意識(shí),DDS簡(jiǎn)介,全稱Direct Digital Synthesizer（直接數(shù)字合成），是從相位出

2、發(fā)，直接采用數(shù)字技術(shù)產(chǎn)生波形的一種頻率合成技術(shù)。 簡(jiǎn)單的說就是直接查表得到每一點(diǎn)波形所對(duì)應(yīng)的數(shù)字值。與MatLAB的stem函數(shù)相似,MatLAB中,N=[1:0.2:20]stem(N,sin(N)),DDS與外圍系統(tǒng),虛線部分是DDS結(jié)構(gòu)內(nèi)部D/A：模數(shù)轉(zhuǎn)換器LPF：Low-Pass Filter 低通濾波器,DDS總體結(jié)構(gòu),,,,先分部分介紹其結(jié)構(gòu)，后面會(huì)講到總體原理。,相位增量(Phase Increment),Δθ

3、,也稱為頻率控制字，單純的無單位（不代表弧度或者角度）無符號(hào)數(shù)。,,相位累加器(Phase Accumulator),由一個(gè)無符號(hào)數(shù)的加法器和一個(gè)寄存器構(gòu)成，一個(gè)時(shí)鐘周期完成一次加法運(yùn)算。,,量化器(Quantizer),完成很簡(jiǎn)單的功能。將較高精度，較大位寬的輸入，丟棄低比特位，得到較低精度，較小位寬的輸出，直接用作后面查找表的地址。,,正余弦查找表(Sine/Cosine Lookup Table),存放正余弦數(shù)值。在單片機(jī)應(yīng)用中

4、，可以由MatLAB產(chǎn)生，手動(dòng)寫入。在FPGA中，系統(tǒng)可自動(dòng)生成，也可手動(dòng)寫入。,,正余弦查找表(Sine/Cosine Lookup Table),舉例（隨地址空間大小的不同，數(shù)值發(fā)生相應(yīng)的變化）計(jì)算公式就是Y=5000*[sin(X/16*2π)+1],放大倍數(shù),直流偏移,正余弦查找表(Sine/Cosine Lookup Table),DDS總體原理,每一周期會(huì)累加上固定的相位值，然后從查找表中找到對(duì)應(yīng)的數(shù)值。,輸出頻率

5、計(jì)算公式,輸出頻率計(jì)算舉例,實(shí)際應(yīng)用中,通常是知道系統(tǒng)工作時(shí)鐘，和要求生成的輸出頻率，需要計(jì)算相位增量。,頻率分辨率公式(Frequency Resolution),頻率分辨率計(jì)算,相位抖動(dòng)DDS (Phase Dither DDS),,相位截?cái)郉DS的頻譜,相位抖動(dòng)DDS結(jié)構(gòu),隨機(jī)抖動(dòng)序列發(fā)生器,不適合電子設(shè)計(jì)比賽中使用,相位抖動(dòng)DDS頻譜,DDS設(shè)計(jì)擴(kuò)展,生成正余弦波時(shí)，只存放1/4個(gè)周期的波形（高2比特不作為數(shù)據(jù)位，而作為波形

6、的選擇使用），優(yōu)點(diǎn)是大大節(jié)約存儲(chǔ)空間，但會(huì)導(dǎo)致計(jì)算的時(shí)間延長(zhǎng)。使用DDS生成任意波形（三角波、方波、鋸齒波等）,D/A的使用簡(jiǎn)單介紹,D/A是數(shù)模轉(zhuǎn)換器。關(guān)于它的調(diào)用，每一種具體型號(hào)有所不同。但是基本原理都是將數(shù)字信號(hào)傳送給D/A，由D/A完成轉(zhuǎn)換，輸出模擬信號(hào)。,定時(shí)器的使用簡(jiǎn)單介紹,定時(shí)器中斷是單片機(jī)中各種中斷中的一種。簡(jiǎn)單的說，定時(shí)器就是自動(dòng)在每次設(shè)置的時(shí)間到時(shí)之后執(zhí)行定時(shí)器中斷函數(shù)。定時(shí)器需要啟動(dòng)命令啟動(dòng)，并需要設(shè)置每次

7、計(jì)時(shí)的時(shí)間。,設(shè)計(jì)實(shí)例－51單片機(jī),通過一個(gè)簡(jiǎn)單的實(shí)例來說明設(shè)計(jì)的原理使用Atmel公司的89C51系列單片機(jī)，MSP430等單片機(jī)實(shí)現(xiàn)方法類似。目標(biāo)：采用深度為256的查找表，在10KHz的數(shù)據(jù)輸出頻率下，實(shí)現(xiàn)100Hz~1KHz的正弦波輸出。,步驟1,通過MATLAB建立正余弦查找表f1 = fopen('d:\aaa.txt','w');fprintf(f1,'%.0f,'

8、;,255.5*(sin(N/256*2*pi)+1));fclose(f1),正余弦查找表,注意最前面的”code”（51用）。MSP430使用”const”。注意：表有點(diǎn)問題，范圍應(yīng)該是從0~256.,步驟2,計(jì)算相位增量,計(jì)算出相位增量，將相位累加器清零,定義幾個(gè)變量,通過宏定義的方式給出數(shù)據(jù)輸出時(shí)鐘和正弦波頻率,注意：上式請(qǐng)自己推導(dǎo)，與課件中公式有點(diǎn)區(qū)別．,步驟3,每一次定時(shí)器中斷輸出一個(gè)值,設(shè)計(jì)實(shí)例－Xilinx公司FPG

9、A,設(shè)計(jì)一個(gè)使用100MHz時(shí)鐘產(chǎn)生10MHz正弦波設(shè)計(jì)環(huán)境使用Xilinx公司的ISE7.1使用Core Generator生成DDS的IP Core,步驟1,選擇生成新的IP Core,步驟2,在“Communication & Networking”-“Modulation”中選中”Direct Digital Synthesizer 5.0”,步驟3 設(shè)置必要參數(shù),產(chǎn)生正弦還是余弦,工作時(shí)鐘頻率,頻率分辨率,頻譜純

10、凈度,步驟4 設(shè)置輸出頻率,輸出正余弦波頻率,查找表是可寫入或系統(tǒng)自動(dòng)生成,步驟5 設(shè)置可選參數(shù),是否使用抖動(dòng)技術(shù),存儲(chǔ)器類型,流水結(jié)構(gòu),步驟6 給出統(tǒng)計(jì)報(bào)告,課后練習(xí)作業(yè),因?yàn)槭呛芑镜臇|西，所以請(qǐng)讓一組的所有同學(xué)都參與一下，不要一個(gè)人做完。開學(xué)后各組帶隊(duì)老師會(huì)檢查該組的完成情況。,題目,使用51單片機(jī)（Keil環(huán)境）編寫DDS產(chǎn)生正弦波的程序（單片機(jī)工作頻率16MHz）基本要求：在10KHz的D/A數(shù)據(jù)輸出頻率下，產(chǎn)生100H

11、z~1KHz的正弦波輸出。要寫出完整的程序，包括定時(shí)器的初始化和調(diào)用。D/A的輸出部分不要求，可以調(diào)用函數(shù)如 Void Send_to_DA(unsigned char send_value) DA輸出函數(shù)體內(nèi)部不要求寫。正弦表深度為512.輸出正弦波頻率通過宏定義變量給入即可，不要求輸入的函數(shù)。,題目,發(fā)展要求：1、存儲(chǔ)表只存放1/4個(gè)周期的正弦函數(shù)，完成正弦函數(shù)的輸出2、能夠同時(shí)輸出三角波和正弦波（通過一個(gè)