存儲(chǔ)器的發(fā)展與技術(shù)現(xiàn)狀

1、存儲(chǔ)器的發(fā)展史及技術(shù)現(xiàn)狀存儲(chǔ)器的發(fā)展史及技術(shù)現(xiàn)狀2012235220122352蔡文杰蔡文杰計(jì)科計(jì)科3班1.存儲(chǔ)器發(fā)展歷史1.1存儲(chǔ)器簡(jiǎn)介存儲(chǔ)器（Memy）是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)。計(jì)算機(jī)中的全部信息，包括輸入的原始數(shù)據(jù)、計(jì)算機(jī)程序、中間運(yùn)行結(jié)果和最終運(yùn)行結(jié)果都保存在存儲(chǔ)器中。它根據(jù)控制器指定的位置存入和取出信息。自世界上第一臺(tái)計(jì)算機(jī)問(wèn)世以來(lái)，計(jì)算機(jī)的存儲(chǔ)器件也在不斷的發(fā)展更新，從一開(kāi)始的汞延遲線(xiàn)，磁帶，磁鼓，磁芯，

2、到現(xiàn)在的半導(dǎo)體存儲(chǔ)器，磁盤(pán)，光盤(pán)，納米存儲(chǔ)等，無(wú)不體現(xiàn)著科學(xué)技術(shù)的快速發(fā)展。1.2存儲(chǔ)器的傳統(tǒng)分類(lèi)從使用角度看半導(dǎo)體存儲(chǔ)器可以分成兩大類(lèi):斷電后數(shù)據(jù)會(huì)丟失的易失性存儲(chǔ)器和斷電后數(shù)據(jù)不會(huì)丟失的非易失性存儲(chǔ)器。過(guò)去都可以隨機(jī)讀寫(xiě)信息的易失性存儲(chǔ)器稱(chēng)為RAM(RooAeeessMemy)根據(jù)工作原理和條件不同RAM又有靜態(tài)和動(dòng)態(tài)之分分別稱(chēng)為靜態(tài)讀寫(xiě)存儲(chǔ)器SRAM(StateRAM)和動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器DRAM(DynamieRAM)而過(guò)去的非易失

3、控存儲(chǔ)器都是只讀存儲(chǔ)RoM(Readon一yMemory)這種存儲(chǔ)器只能脫機(jī)寫(xiě)人信息在使用中只能讀出信息而不能寫(xiě)人或改變信息.非易失性存儲(chǔ)器包含各種不同原理、技術(shù)和結(jié)構(gòu)的存儲(chǔ)器.傳統(tǒng)的非易失性存儲(chǔ)器根據(jù)寫(xiě)人方法和可寫(xiě)人的次數(shù)的不同又可分成掩模只讀存儲(chǔ)器MROM(MaskROM)、一次性編程的OTPROM(oneTimeProgrammableROM)和可用縈外線(xiàn)擦除可多次編程的UvEPROM(UtravioletErasableProg

4、rammableROM).過(guò)去的OTPROM都是采用雙極性熔絲式這種芯片只能被編程一次因此在測(cè)試階段不能對(duì)產(chǎn)品進(jìn)行編程性檢側(cè)所以產(chǎn)品交付用戶(hù)后經(jīng)常在編程時(shí)才會(huì)發(fā)現(xiàn)其缺陷而失效有的芯片雖然能被編程但由于其交流性不能滿(mǎn)足要求卻不能正常運(yùn)行.故雙極性熔絲式PROM產(chǎn)品的可信度不高.2.半導(dǎo)體存儲(chǔ)器由于對(duì)運(yùn)行速度的要求，現(xiàn)代計(jì)算機(jī)的內(nèi)存儲(chǔ)器多采用半導(dǎo)體存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器包括只讀存儲(chǔ)器（ROM）和隨機(jī)讀寫(xiě)存儲(chǔ)器（RAM）兩大類(lèi)。2.1只讀存儲(chǔ)器

5、ROM是線(xiàn)路最簡(jiǎn)單的半導(dǎo)體電路，通過(guò)掩模工藝，一次性制造，在元件正常工作的情況下，其中的代碼與數(shù)據(jù)將永久保存，并且不能夠進(jìn)行修改。一般地，只讀存儲(chǔ)器用來(lái)存放固定的程序和數(shù)據(jù)，如微機(jī)的監(jiān)控程序、BIOS(基本輸入輸出系統(tǒng)BasicInputOutputSystem)、匯編程序、用戶(hù)程序、數(shù)據(jù)表格等。SIMM內(nèi)存無(wú)法滿(mǎn)足需求，其較低的內(nèi)存帶寬已經(jīng)成為急待解決的瓶頸，因此就出現(xiàn)了70pinSIMM內(nèi)存。72線(xiàn)的SIMM內(nèi)存引進(jìn)了一個(gè)FPDRA

6、M（快頁(yè)內(nèi)存），因?yàn)镈RAM需要恒電流以保存信息，一旦斷電，信息即丟失。它的刷新頻率每秒鐘可達(dá)幾百次，但由于FPDRAM使用同一電路來(lái)存取數(shù)據(jù)，所以DRAM的存取時(shí)間有一定的時(shí)間間隔，這導(dǎo)致了它的存取速度并不是很快。另外，在DRAM中，由于存儲(chǔ)地址空間是按頁(yè)排列的，所以當(dāng)訪(fǎng)問(wèn)某一頁(yè)面時(shí)，切換到另一頁(yè)面會(huì)占用CPU額外的時(shí)鐘周期。3.2FPMDRAM486時(shí)期普遍應(yīng)用的內(nèi)存是FPMDRAM（FastPageModeDRAM，快速頁(yè)切換模式

7、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器），這是改良版的DRAM，傳統(tǒng)的DRAM在存取一個(gè)BIT的數(shù)據(jù)時(shí)，必須送出行地址和列地址各一次才能讀寫(xiě)數(shù)據(jù)。而FRMDRAM在觸發(fā)了行地址后，如果CPU需要的地址在同一行內(nèi)，則可以連續(xù)輸出列地址而不必再輸出行地址了。由于一般的程序和數(shù)據(jù)在內(nèi)存中排列的地址是連續(xù)的，這種情況下輸出行地址后連續(xù)輸出列地址就可以得到所需要的數(shù)據(jù)，從而大大提高讀取速度。3.3EDODRAM繼FPM之后，出現(xiàn)的一種存儲(chǔ)器——EDODRAM（Ext

8、endedDateOutRAM，外擴(kuò)充數(shù)據(jù)模式存儲(chǔ)器）內(nèi)存開(kāi)始盛行。EDORAM不需要像FPMDRAM那樣在存取每一BIT數(shù)據(jù)時(shí)必須輸出行地址和列地址并使其穩(wěn)定一段時(shí)間，然后才能讀寫(xiě)有效的數(shù)據(jù)，而下一個(gè)BIT的地址必須等待這次讀寫(xiě)操作完成才能輸出，它取消了擴(kuò)展數(shù)據(jù)輸出內(nèi)存與傳輸內(nèi)存兩個(gè)存儲(chǔ)周期之間的時(shí)間間隔，在把數(shù)據(jù)發(fā)送給CPU的同時(shí)去訪(fǎng)問(wèn)下一個(gè)頁(yè)面，故而速度要比普通DRAM快15~30%。3.4SDRAM自IntelCeleron系列

9、以及AMDK6處理器以及相關(guān)的主板芯片組推出后，EDODRAM內(nèi)存性能再也無(wú)法滿(mǎn)足需要了，內(nèi)存技術(shù)必須徹底得到個(gè)革新才能滿(mǎn)足新一代CPU架構(gòu)的需求，此時(shí)內(nèi)存開(kāi)始進(jìn)入SDRAM時(shí)代。SDRAM（SynchronousDRAM，同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器），是一種與CPU實(shí)現(xiàn)外頻Clock同步的內(nèi)存模式。所謂clock同步是指內(nèi)存能夠與CPU同步存取資料，這樣可以取消等待周期，減少數(shù)據(jù)傳輸?shù)难舆t，因此可提升計(jì)算機(jī)的性能和效率。SDRAM內(nèi)存有P

10、C66規(guī)范，PC100規(guī)范，PC133規(guī)范，甚至為超頻需求，又提供了PC150、PC166規(guī)范的內(nèi)存。3.5RambusDRAMIntel與Rambus公司聯(lián)合開(kāi)始在PC市場(chǎng)推廣RambusDRAM內(nèi)存。與SDRAM不同的是，RDRAM采用了新一代高速簡(jiǎn)單內(nèi)存架構(gòu)，基于一種類(lèi)RISC（ReducedInstructionSetComputing，精簡(jiǎn)指令集計(jì)算機(jī)）理論，這個(gè)理論可以減少數(shù)據(jù)的復(fù)雜性，使得整個(gè)系統(tǒng)性能得到提高。盡管RDRA