在quartus ii下使用vhdl語言編程實(shí)現(xiàn)模塊間相互調(diào)用的步驟

1、在QuartusII下使用下使用VHDL語言編程實(shí)現(xiàn)元件例化語言編程實(shí)現(xiàn)元件例化為了有效應(yīng)用現(xiàn)有開發(fā)資源，往往需要實(shí)現(xiàn)模塊間的調(diào)用。即實(shí)現(xiàn)元件的為了有效應(yīng)用現(xiàn)有開發(fā)資源，往往需要實(shí)現(xiàn)模塊間的調(diào)用。即實(shí)現(xiàn)元件的聲明和例化。作為示例，這里建立了兩個(gè)模塊：一個(gè)是兩個(gè)聲明和例化。作為示例，這里建立了兩個(gè)模塊：一個(gè)是兩個(gè)1位數(shù)相加的半加位數(shù)相加的半加器h_adder，另一個(gè)是兩個(gè)，另一個(gè)是兩個(gè)2位數(shù)相加的全加器位數(shù)相加的全加器twobit_add

2、r，twobit_addr需要調(diào)用要調(diào)用h_dder。步驟如下：。步驟如下：第一步：第一步：首先在首先在D:建立一個(gè)文件夾，命名為建立一個(gè)文件夾，命名為job1:圖1第二步：第二步：打開打開QuartusII，點(diǎn)擊，點(diǎn)擊file—newprojectwizard，在出現(xiàn)的對(duì)話框里面，選，在出現(xiàn)的對(duì)話框里面，選擇job1作為工程路徑，并在下面的工程名處輸入作為工程路徑，并在下面的工程名處輸入“h_adder”。如圖。如圖3所示。所示。圖2

3、libraryieeeuseieee.std_logic_1164.allentityh_adderispt(X:instd_logicY:instd_logicC_in:instd_logicSum:outstd_logicC_out:outstd_logic)endh_adderThearchitecturebody:architecturebehavofh_dderisbeginprocess(XYC_in)beginSum=(X