2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩6頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、頻率計(jì)VHDL程序和仿真17數(shù)字頻率計(jì)數(shù)字頻率計(jì)VHDLVHDL程序與仿真程序與仿真一、功能：頻率計(jì)。具有4位顯示，能自動(dòng)根據(jù)7位十進(jìn)制計(jì)數(shù)的結(jié)果，自動(dòng)選擇有效數(shù)據(jù)的高4位進(jìn)行動(dòng)態(tài)顯示。小數(shù)點(diǎn)表示是千位，即KHz。二、源程序及各模塊和主要語(yǔ)句的功能libraryieeeuseieee.std_logic_1164.alluseieee.std_logic_unsigned.allentitypljispt(start:instd_log

2、ic復(fù)位信號(hào)clk:instd_logic系統(tǒng)時(shí)鐘clk1:instd_logic被測(cè)信號(hào)yy1:outstd_logic_vect(7downto0)八段碼w1:outstd_logic_vect(3downto0))數(shù)碼管位選信號(hào)endpljarchitecturebehavofPLjissignalb1b2b3b4b5b6b7:std_logic_vect(3downto0)十進(jìn)制計(jì)數(shù)器signalbcd:std_logic_ve

3、ct(3downto0)BCD碼寄存器signalq:integerrange0to49999999秒分頻系數(shù)signalqq:integerrange0to499999動(dòng)態(tài)掃描分頻系數(shù)signalenbclk:std_logic使能信號(hào)，有效被測(cè)信號(hào)signalsss:std_logic_vect(3downto0)小數(shù)點(diǎn)signalbcd0bcd1bcd2bcd3:std_logic_vect(3downto0)寄存7位十位計(jì)數(shù)器中

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論