版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、硬件工程硬件工程師面試題試題集(DSP,嵌入式系,嵌入式系統(tǒng),電子線路,通路,通訊,微,微電子,半子,半導(dǎo)體)體)Real_Yamede1、下面是一些基本的數(shù)字電路知識(shí)問(wèn)題,請(qǐng)簡(jiǎn)要回答之。(1)什么是什么是Setup和Hold時(shí)間?時(shí)間?答:SetupHoldTime用于測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間(SetupTime)是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前,數(shù)據(jù)能夠保持穩(wěn)定不變的時(shí)間。輸入數(shù)據(jù)信號(hào)應(yīng)提前時(shí)鐘上升沿(
2、如上升沿有效)T時(shí)間到達(dá)芯片,這個(gè)T就是建立時(shí)間通常所說(shuō)的SetupTime。如不滿足SetupTime,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器,只有在下一個(gè)時(shí)鐘上升沿到來(lái)時(shí),數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間(HoldTime)是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后,數(shù)據(jù)保持穩(wěn)定不變的時(shí)間。如果HoldTime不夠,數(shù)據(jù)同樣不能被打入觸發(fā)器。(2)什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象?怎樣判斷?如何消除?什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象?怎樣判斷?如何消除?答:在組合邏輯電
3、路中,由于門電路的輸入信號(hào)經(jīng)過(guò)的通路不盡相同,所產(chǎn)生的延時(shí)也就會(huì)不同,從而導(dǎo)致到達(dá)該門的時(shí)間不一致,我們把這種現(xiàn)象叫做競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖或毛刺的現(xiàn)象叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法:一是添加布爾式的消去項(xiàng),二是在芯片外部加電容。(3)請(qǐng)畫出用請(qǐng)畫出用D觸發(fā)器實(shí)現(xiàn)觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路倍分頻的邏輯電路答:把D觸發(fā)器的輸出端加非門接到D端即可,如下圖所示:(4)什么是什么是“
4、線與線與“邏輯,要實(shí)現(xiàn)它,在硬件特性上有什么具體要求?邏輯,要實(shí)現(xiàn)它,在硬件特性上有什么具體要求?答:線與邏輯是兩個(gè)或多個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上,要用OC門來(lái)實(shí)現(xiàn)(漏極或者集電極開路),為了防止因灌電流過(guò)大而燒壞OC門應(yīng)在OC門輸出端接一上拉電阻(線或則是下拉電阻)。(5)什么是同步邏輯和異步邏輯?同步電路與異步電路有何區(qū)別?什么是同步邏輯和異步邏輯?同步電路與異步電路有何區(qū)別?答:同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異
5、步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系.電路設(shè)計(jì)可分類為同步電路設(shè)計(jì)和異步電路設(shè)計(jì)。同步電路利用時(shí)鐘脈沖使其子系統(tǒng)同步運(yùn)作,而異步電路不使用時(shí)鐘脈沖做同步,其子系統(tǒng)是使用特殊的“開始”和“完成”信號(hào)使之同步。異步電路具有下列優(yōu)點(diǎn):無(wú)時(shí)鐘歪斜問(wèn)題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復(fù)用性。(7)你知道那些常用邏輯電平?你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?電平可以直接互連嗎?答:常用的電平標(biāo)準(zhǔn),低速的
6、有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL等,高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL等。一般說(shuō)來(lái),CMOS電平比TTL電平有著更高的噪聲容限。如果不考慮速度和性能,一般TTL與CMOS器件可以互換。但是需要注意有時(shí)候負(fù)載效應(yīng)可能引起電路工作不正各模塊的技術(shù)指標(biāo)一定要大于客戶的要求;(6)整機(jī)調(diào)試如提高靈敏度等問(wèn)題5、基爾霍夫定理、基爾霍夫定理KC
7、L:電路中的任意節(jié)點(diǎn),任意時(shí)刻流入該節(jié)點(diǎn)的電流等于流出該節(jié)點(diǎn)的電流(KVL同理)6、描述反饋電路的概念,列舉他們的應(yīng)用、描述反饋電路的概念,列舉他們的應(yīng)用反饋是將放大器輸出信號(hào)(電壓或電流)的一部分或全部,回收到放大器輸入端與輸入信號(hào)進(jìn)行比較(相加或相減),并用比較所得的有效輸入信號(hào)去控制輸出,負(fù)反饋可以用來(lái)穩(wěn)定輸出信號(hào)或者增益,也可以擴(kuò)展通頻帶,特別適合于自動(dòng)控制系統(tǒng)。正反饋可以形成振蕩,適合振蕩電路和波形發(fā)生電路。7、負(fù)反饋種類及其
8、優(yōu)點(diǎn)、負(fù)反饋種類及其優(yōu)點(diǎn)電壓并聯(lián)反饋,電流串聯(lián)反饋,電壓串聯(lián)反饋和電流并聯(lián)反饋降低放大器的增益靈敏度,改變輸入電阻和輸出電阻,改善放大器的線性和非線性失真,有效地?cái)U(kuò)展,放大器的通頻帶,自動(dòng)調(diào)節(jié)作用8、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁矗心男┓椒?、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?,有哪些方法頻率補(bǔ)償是為了改變頻率特性,減小時(shí)鐘和相位差,使輸入輸出頻率同步相位補(bǔ)償通常是改善穩(wěn)定裕度,相位補(bǔ)償與頻率補(bǔ)償?shù)哪繕?biāo)有時(shí)是矛盾的不同的電路或者說(shuō)不同的元器
9、件對(duì)不同頻率的放大倍數(shù)是不相同的,如果輸入信號(hào)不是單一頻率,就會(huì)造成高頻放大的倍數(shù)大,低頻放大的倍數(shù)小,結(jié)果輸出的波形就產(chǎn)生了失真放大電路中頻率補(bǔ)償?shù)哪康模阂皇歉纳品糯箅娐返母哳l特性,二是克服由于引入負(fù)反饋而可能出現(xiàn)自激振蕩現(xiàn)象,使放大器能夠穩(wěn)定工作。在放大電路中,由于晶體管結(jié)電容的存在常常會(huì)使放大電路頻率響應(yīng)的高頻段不理想,為了解決這一問(wèn)題,常用的方法就是在電路中引入負(fù)反饋。然后,負(fù)反饋的引入又引入了新的問(wèn)題,那就是負(fù)反饋電路會(huì)出現(xiàn)自
10、激振蕩現(xiàn)象,所以為了使放大電路能夠正常穩(wěn)定工作,必須對(duì)放大電路進(jìn)行頻率補(bǔ)償。頻率補(bǔ)償?shù)姆椒梢苑譃槌把a(bǔ)償和滯后補(bǔ)償,主要是通過(guò)接入一些阻容元件來(lái)改變放大電路的開環(huán)增益在高頻段的相頻特性,目前使用最多的就是鎖相環(huán)9、有源濾波器和無(wú)源濾波器的區(qū)別、有源濾波器和無(wú)源濾波器的區(qū)別無(wú)源濾波器:這種電路主要有無(wú)源元件R、L和C組成;有源濾波器:集成運(yùn)放和R、C組成,具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。集成運(yùn)放的開環(huán)電壓增益和輸入阻抗均很高,輸出電
11、阻小,構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限,所以目前的有源濾波電路的工作頻率難以做得很高。10、名詞解釋:、名詞解釋:SRAM、SSRAM、SDRAM、壓控振蕩器、壓控振蕩器(VCO)SRAM:靜態(tài)RAM;DRAM:動(dòng)態(tài)RAM;SSRAM:SynchronousStaticRomAccessMemy同步靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器,它的一種類型的SRAM。SSRAM的所有訪問(wèn)都在時(shí)鐘的上升下降沿啟動(dòng)。地址、數(shù)據(jù)輸入
12、和其它控制信號(hào)均與時(shí)鐘信號(hào)相關(guān)。這一點(diǎn)與異步SRAM不同,異步SRAM的訪問(wèn)獨(dú)立于時(shí)鐘,數(shù)據(jù)輸入和輸出都由地址的變化控制。SDRAM:SynchronousDRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。11、名詞解釋:、名詞解釋:IRQ、BIOS、USB、VHDL、SDR。(1)IRQ:中斷請(qǐng)求(2)BIOS:BIOS是英文“BasicInputOutputSystem“的縮略語(yǔ),直譯過(guò)來(lái)后中文名稱就是“基本輸入輸出系統(tǒng)“。其實(shí),它是一組固化到計(jì)算機(jī)內(nèi)主
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 硬件工程師面試題集含答案,很全
- 硬件工程師面試題集含答案很全要點(diǎn)
- 華為硬件工程師面試題
- 軟件工程師面試題(含答案)
- 軟件工程師面試題含答案
- 網(wǎng)絡(luò)工程師面試題整理匯總(很全并附有詳細(xì)答案)
- java軟件工程師面試題集
- 結(jié)構(gòu)工程師面試題及答案
- 網(wǎng)絡(luò)工程師面試題附答案
- iphone開發(fā)工程師面試題
- 電氣工程師面試題
- 電子工程師面試題 合集
- 硬件工程師面試試題
- 網(wǎng)絡(luò)工程師面試題精選it面試
- 電氣工程師面試題
- 機(jī)械工程師面試題和答案21
- 軟件實(shí)施工程師面試題答案
- 2018年js工程師面試題及答案
- idc運(yùn)維工程師面試題及其答案
- 數(shù)據(jù)庫(kù)工程師面試題
評(píng)論
0/150
提交評(píng)論