基于可編程邏輯器件的邏輯分析儀關(guān)鍵技術(shù)的研究.pdf

1、地鐵電動列車在運行幾年后需要對其上的許多插件板進行檢測，以保證電動列車運營的安全性和可靠性。例如上海地鐵一號線上運營的DC01型電動列車經(jīng)過十幾年運營使用后，TCU(牽引控制單元)中的許多插件板都發(fā)生過故障?，F(xiàn)有的檢測裝置即復(fù)雜又昂貴，外加器件多兼容性比較差，而且數(shù)據(jù)采集模塊中的采購的數(shù)據(jù)采集卡的工作頻率不能隨實際采集信號變化而靈活變化，限制了數(shù)據(jù)的處理效果。 本文基于該項目研制了一種基于FPGA芯片的邏輯分析裝置，該裝置不僅豐

2、富了數(shù)據(jù)的采樣頻率，而且大大提高了原有設(shè)備的利用率，減少了重復(fù)投資，提高了裝置的整體性能，兼容性更好，成本也降低了，針對客戶應(yīng)用也變得簡單了，擴展起來更方便。該裝置不僅可以用在工業(yè)現(xiàn)場的測試，在實驗室條件下還可以作為昂貴的邏輯分析儀替代者。 該裝置可同時測量較多路數(shù)字信號和多路模擬信號，有四種采樣頻率、四種觸發(fā)通道選擇、五種觸發(fā)方式、四種采樣通道數(shù)、四種采樣深度可供用戶選擇，并可對測量數(shù)據(jù)在PC機上進行波形顯示及存儲。在設(shè)計邏輯

3、分析裝置硬件部分時，采用基于平臺SOC的設(shè)計思路，結(jié)合EDA技術(shù)自上而下的設(shè)計思想將硬件部分的指令識別電路、頻率生成電路、觸發(fā)電路、采樣存儲電路、信號轉(zhuǎn)換電路和控制電路等模塊設(shè)計成為用VerilogHDL來描述的IP核，其中對模塊進行時序仿真及綜合，然后在系統(tǒng)級級別將每個模塊有機結(jié)合在一起，再配上簡單的外圍電路，形成了一個具有邏輯分析功能的裝置。另外本文還設(shè)計了一個PC界面軟件。界面軟件的功能是對硬件部分進行控制、顯示分析結(jié)果。設(shè)計過程