基于FPGA的GNSS信號(hào)載波同步技術(shù)研究.pdf

1、最近幾年里，在衛(wèi)星通信、衛(wèi)星定位以及遙測(cè)遙控等技術(shù)的快速發(fā)展過(guò)程中，載波跟蹤這門(mén)技術(shù)也越來(lái)越受到廣大研究人員的青睞，并且有了突破性的進(jìn)展。在做國(guó)家支撐計(jì)劃課題“AIS/GNSS船載導(dǎo)航設(shè)備關(guān)鍵技術(shù)與系統(tǒng)研制(2012BAH36B02)”時(shí)，需要設(shè)計(jì)一種通用型鎖相環(huán)，用于設(shè)備接收端進(jìn)行載波提取。對(duì)于載波受到抑制的雙邊帶調(diào)制方式，需要采用直接提取法來(lái)獲得載波。直接提取法有兩種，平方環(huán)載波提取法和同相正交環(huán)（即科斯塔斯環(huán)）載波提取法。平方環(huán)載

2、波提取法的一個(gè)很大限制是，整個(gè)環(huán)路要工作在載波的二倍頻上，當(dāng)載波頻率很高時(shí)，該方法的性價(jià)比比較低，因此，本文主要研究科斯塔斯環(huán)載波提取法。
　　科斯塔斯環(huán)作為鎖相環(huán)的一項(xiàng)應(yīng)用，在實(shí)際載波同步中發(fā)揮著很大的作用，本文首先針對(duì)鎖相環(huán)技術(shù)進(jìn)行了深入的研究，主要包括鎖相環(huán)的結(jié)構(gòu)組成、工作原理和基本性能。然后具體研究了科斯塔斯環(huán)的實(shí)現(xiàn)方法，對(duì)其進(jìn)行了結(jié)構(gòu)劃分，在大結(jié)構(gòu)上主要分為三個(gè)模塊，分別是鑒相器模塊、環(huán)路濾波模塊和DDS模塊（這也是鎖相

3、環(huán)的三個(gè)主要組成部分），其中在鑒相器的實(shí)現(xiàn)上又分了兩個(gè)子模塊，相乘器子模塊和FIR低通濾波器子模塊。在明確了模塊劃分之后，對(duì)每一個(gè)小模塊進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。
　　本文主要在Xilinx公司研發(fā)的ISE硬件開(kāi)發(fā)平臺(tái)上，采用Verilog HDL硬件描述語(yǔ)言進(jìn)行編程實(shí)現(xiàn)，仿真軟件是Modelsim SE6.5，在各個(gè)模塊功能仿真都達(dá)到預(yù)期目標(biāo)的條件下，開(kāi)始頂層模塊的仿真，最后使用Virtex4開(kāi)發(fā)板對(duì)整個(gè)程序進(jìn)行了板上驗(yàn)證，并將最終的驗(yàn)