asfpgahdb編譯碼建模與實現(xiàn)

1、I基于FPGA的HDB3編譯碼的建模與實現(xiàn)吳英發(fā)（吉首大學(xué)物理科學(xué)與信息工程學(xué)院，湖南吉首416000）摘要本文以FPGA為硬件平臺，基于EDA工具QUARTUSⅡ為軟件平臺上對HDB3編譯碼進(jìn)行實現(xiàn)。由于在EDA的軟件平臺QUARTUSⅡ上不能處理雙極性的信號，因此對HDB3碼的編譯碼的實現(xiàn)分為：軟件部分和硬件部分。軟件部分是基于QUARTUSⅡ的平臺上對輸入的碼元進(jìn)行編碼和譯碼，通過系統(tǒng)仿真，驗證了HDB3碼的編譯碼的正確性；硬件部

2、分采用CD74HC4052雙四選一的數(shù)模選擇器實現(xiàn)單極性到雙極性的轉(zhuǎn)換；采用AD790和SE5539實現(xiàn)雙極性到單極性的轉(zhuǎn)換。最后，通過仿真，驗證了方案的正確性。關(guān)鍵詞：HDB3；建模；VHDL；編譯碼；QUARTUSⅡTheModelingRealizationoftheHDB3EncodingDecodingBasedonFPGAWuYingfa(CollegeofPhysicsScienceInfmationEngineering

3、JishouUniversityJishouHunan416000)AbstractTheHDB3encodingdecodingarerealizedbasedontakingFPGAashardwareplatfmtakingQUARTUSⅡ，akindofEDAtool，asthesoftwareplatfm.BecauseQUARTUSⅡcannotdealwiththebipolarofsignal，therealizatio

4、nofHDB3’sencodingdecodingfunctionisdividedintotwoparts:softwarehardwarepart.Inthesoftwarepart:theencodingdecodingofHDB3arerealizedbasedonQUARTUSⅡthesimulationresultthattherealizationiscrect.Inthehardwarepart:theCD74HC405

5、2areusedtorealizeunipolarbipolartransfmationatthesametimetheAD790SE5539areusedtorealizebipolarunipolartransfmation.Atlasttheefficiencyoftheabovemethodisprovedbythesimulationresults.Keywds：HDB3；Modeling；VHDL；EncodingDecod

6、ing；QUARTUSⅡ基于FPGA的HDB3編譯碼的建模與實現(xiàn)緒論1第一章緒論數(shù)字基帶信號的傳輸是數(shù)字通信系統(tǒng)的重要組成部分之一。特別是HDB3(HighDensityBipolar3Coding，三階高密度雙極性碼)碼的使用，其不但保持AMI(AlternationmarkInversion，交替反轉(zhuǎn)碼)碼的優(yōu)點外，更使連0串的個數(shù)減到至多0個的優(yōu)點，而且還克服了AMI碼的關(guān)于可能出現(xiàn)長連0串而造成提取定時信號困難的缺點?；谏鲜龅?/p>

7、特點HDB3碼在通信傳輸領(lǐng)域應(yīng)用很廣泛，因此其作為CCITT推薦使用的碼型之一[1]。本畢業(yè)設(shè)計是采用EDA工具實現(xiàn)HDB3碼的仿真和校驗，從而使系統(tǒng)的實現(xiàn)具有很大的靈活性。EDA(ElectronicsDesignAutomation，電子設(shè)計自動化)就是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具，通過有關(guān)的開發(fā)軟件，自動完成用軟件方式

8、設(shè)計的電子系統(tǒng)到硬件系統(tǒng)的編輯邏輯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至對于特定芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)[2.4]。本畢業(yè)設(shè)計的主要工作是HDB3碼的編譯碼的建模與實現(xiàn)，對于HDB3編譯碼模塊，一般以硬件的方式來實現(xiàn)的。但它具有產(chǎn)品更新慢、設(shè)計靈活性差、不可重配置及現(xiàn)場升級性能缺乏等缺點。因此擬采用可編程邏輯電路來實現(xiàn)。可編程邏輯電路是EDA的一個重要技術(shù)基礎(chǔ)，主要包括F

9、PGA(FieldProgrammableGateArray，現(xiàn)場可編程邏輯門陣列)和CPLD(ComplexProgrammableLogicDevices，復(fù)雜可編程邏輯器件)，它們具有豐富的可重配置邏輯資源，既包含有大量實現(xiàn)組合邏輯的資源；還包含有相當(dāng)數(shù)量的觸發(fā)器，因此采用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計有以下優(yōu)點：?系統(tǒng)可現(xiàn)場編程，在線升級；?用軟件的方式設(shè)計硬件；?整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高；?用軟件方式

10、設(shè)計的硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動完成，降低了系統(tǒng)設(shè)計的難度。對于HDB3編譯碼器的實現(xiàn)，本畢業(yè)設(shè)計采用硬件描述語言VHDL來實現(xiàn)。用VHDL語言設(shè)計分別設(shè)計一個完善的HDB3碼編碼器和譯碼器。本設(shè)計是從HDB3原理出發(fā)，采用“從頂?shù)降?TOPDOWN)”設(shè)計方法，以EDA工具QUARTUSⅡ5.1為軟件平臺，輸入HDB3的代碼并對其進(jìn)行編譯、綜合和仿真，經(jīng)過功能測試、驗證，最終實現(xiàn)基于FPGA的HDB3碼的編碼和譯碼功能。本文