Turbo編譯碼及其FPGA實(shí)現(xiàn)技術(shù).pdf_第1頁(yè)
已閱讀1頁(yè)，還剩79頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、隨著通信、計(jì)算等技術(shù)的快速發(fā)展,以及軍事與民用對(duì)傳輸信息的更高要求,糾錯(cuò)碼技術(shù)需要被更廣泛應(yīng)用到實(shí)際當(dāng)中,現(xiàn)在它已經(jīng)成為大部分通信系統(tǒng)中不可或缺的一項(xiàng)關(guān)鍵技術(shù)。
　　 本文以Turbo碼譯碼器的FPGA實(shí)現(xiàn)為目標(biāo),對(duì)Turbo碼的迭代譯碼算法及用硬件語言實(shí)現(xiàn)其譯碼算法進(jìn)行了深入研究。
　　 本文介紹了Turbo碼編碼系統(tǒng)的結(jié)構(gòu),重點(diǎn)研究了系統(tǒng)遞歸卷積碼(RSC)和交織器的特點(diǎn)及二者在Turbo碼中的作用。接著介紹了譯碼系

2、統(tǒng)的結(jié)構(gòu),重點(diǎn)研究了Turbo碼MAP算法及其衍生算法LOG_MAP和MAX_LOG_MAP算法。
　　 在本文的設(shè)計(jì)中,綜合考慮了多種因素,選擇了Aletra公司的Cyclone IIFPGA器件,采用“自上而下”和“自下而上”的設(shè)計(jì)方法實(shí)現(xiàn)Turbo碼的編碼及MAX_LOG_MAP算法譯碼。首先分析系統(tǒng)功能,并將其分解成不同的功能模塊,再用Verilog語言去實(shí)現(xiàn)每個(gè)功能模塊。在各個(gè)模塊設(shè)計(jì)完成和功能驗(yàn)證正確后,再將各個(gè)模塊

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論