Turbo碼編-譯碼系統(tǒng)設(shè)計(jì)及其FPGA實(shí)現(xiàn).pdf

1、Turbo碼的出現(xiàn)是糾錯(cuò)編碼史上的一個(gè)重大突破,它具有在低信噪比下接近Shannon理論極限的優(yōu)異譯碼性能,在許多通信系統(tǒng)中都有很大的應(yīng)用前景。本文主要研究的是Turbo碼的編碼和譯碼算法及其FPGA硬件實(shí)現(xiàn)。首先,介紹了課題的研究背景和Turbo譯碼的國內(nèi)外研究現(xiàn)狀;其次在介紹Turbo編譯碼原理的基礎(chǔ)上對目前常用的各類譯碼算法進(jìn)行介紹和性能分析;接著主要研究Turbo碼譯碼器的設(shè)計(jì),最后用硬件實(shí)現(xiàn)了其電路。
　　本文分別對Tu

2、rbo碼的MAP算法,Max-Log-MAP算法,Log-MAP算法、SOVA算法等進(jìn)行了推導(dǎo)。在深入分析譯碼算法的基礎(chǔ)上,決定采用Log-MAP算法作為本系統(tǒng)的譯碼算法。在對該系統(tǒng)的硬件實(shí)現(xiàn)過程中,為了節(jié)約硬件資源和減少延時(shí),對Log-MAP算法進(jìn)行了一些改進(jìn)。在系統(tǒng)設(shè)計(jì)中,根據(jù)FPGA技術(shù)的優(yōu)點(diǎn),采用“自上而下”和“自下而上”結(jié)合的設(shè)計(jì)方法,通過適當(dāng)?shù)哪K分割,將Turbo碼的譯碼器分為三大模塊: Log-MAP譯碼單元模塊、交織/

3、解交織器模塊和控制信號產(chǎn)生模塊。
　　本文針對編碼器中的延時(shí)模塊采用一種類似于交織器的方式來實(shí)現(xiàn)延時(shí)功能,使其精度更高,編碼效果更好。并對譯碼器進(jìn)行了研究,給出了一種查找表法來實(shí)現(xiàn)復(fù)雜的 E函數(shù),此方法明顯的簡化了系統(tǒng)的運(yùn)算復(fù)雜度。在硬件實(shí)現(xiàn)Log-MAP算法過程中,通過巧妙地改變前向矢量的計(jì)算順序,減少了系統(tǒng)占用的硬件資源。最后利用 Quartus II軟件對編譯碼系統(tǒng)做了計(jì)算機(jī)仿真,結(jié)果表明本系統(tǒng)實(shí)現(xiàn)的Turbo碼譯碼器的誤碼