譯碼器設(shè)計和ip核_第1頁
已閱讀1頁，還剩14頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、3.1 第一個工程——多數(shù)表決器 3.1 第一個工程——多數(shù)表決器多數(shù)表決器的分析和邏輯實現(xiàn) 多數(shù)表決器的分析和邏輯實現(xiàn) 多數(shù)表決器的工程創(chuàng)建 多數(shù)表決器的工程創(chuàng)建 多數(shù)表決器的 多數(shù)表決器的Verilog HDL源文件創(chuàng)建 源文件創(chuàng)建多數(shù)表決器的 多數(shù)表決器的Verilog HDL代碼實現(xiàn)及 代碼實現(xiàn)及RTL分析 分析綜合 綜合 約束 約束 實現(xiàn) 實現(xiàn) 比特流文件生成 比特流文件生成 下載 下載 仿真 仿真3.2 3-8譯碼器設(shè)計和I

2、P核 3.2 3-8譯碼器設(shè)計和IP核3.2.1 譯碼器的實現(xiàn) 譯碼器的實現(xiàn)3.2.2 譯碼器 譯碼器IP核生成 核生成3.3 調(diào)用IP核實現(xiàn)多數(shù)表決器 3.3 調(diào)用IP核實現(xiàn)多數(shù)表決器3.3.1 使用 使用74x138實現(xiàn)多數(shù)表決器的設(shè)計 實現(xiàn)多數(shù)表決器的設(shè)計3.3.2 構(gòu)建新工程并調(diào)用 構(gòu)建新工程并調(diào)用IP核第三章 第三章 組合邏輯電路與 組合邏輯電路與VIVADO進階 進階新建一個工程?；蛘邚脑O(shè)計好的工程 新建一個工程?；蛘邚脑O(shè)計

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論