版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、3838譯碼器的設(shè)計譯碼器的設(shè)計1設(shè)計目的與要求設(shè)計目的與要求隨著社會的進一步發(fā)展,我們的生活各個地方都需要計算機的參與,有了計算機,我們的生活有了很大的便利,很多事情都不需要我們?nèi)藶榈膮⑴c了,只需要通過計算機就可以實現(xiàn)自動控制。由此,計算機對我們的社會對我們每個人都是很重要的。所以我們要了解計算機得組成,內(nèi)部各種硬件,只有了解了計算機基本器件已經(jīng)相應(yīng)的軟件,才能促進社會的發(fā)展。編碼器和譯碼器的設(shè)計是計算機的一些很基礎(chǔ)的知識,通過本次對
2、于編碼器和譯碼器的設(shè)計,可以讓我知道究竟這種設(shè)計是如何實現(xiàn)的,這種設(shè)計對我們的生活有什么幫助,這種設(shè)計可以用到我們生活的哪些方面,對我們的各種生活有什么重大的意義。1.11.1設(shè)計的目的設(shè)計的目的本次設(shè)計的目的是通過簡單的譯碼器的設(shè)計掌握基本的計算機的一些有關(guān)的知識,通過查資料已經(jīng)自己的動手設(shè)計去掌握EDA技術(shù)的基本原理已經(jīng)設(shè)計方法,并掌握VHDL硬件描述語言的設(shè)計方法和思想。以計算機組成原理為指導(dǎo),通過將理論知識,各種原理方法與實際結(jié)
3、合起來,切實的親手設(shè)計,才能掌握這些非常有用的知識。通過對編碼器和譯碼器的設(shè)計,鞏固和綜合運用所學(xué)知識,提統(tǒng))分成外部(或稱可視部分及端口)和內(nèi)部(或稱不可視部分),既涉及實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后,一旦其內(nèi)部開發(fā)完成后,其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。2.22.2VHDLVHDL的特點的特點1,功能強大,設(shè)計靈活:VHDL具有功能強大的語
4、言結(jié)構(gòu),可以用簡潔明確的源代碼來描述復(fù)雜的邏輯控制。它具有多層次的設(shè)計描述功能,層層細化,最后可直接生成電路級描述。VHDL支持同步電路、異步電路和隨機電路的設(shè)計,這是其他硬件描述語言所不能比擬的。VHDL還支持各種設(shè)計方法,既支持自底向上的設(shè)計,又支持自頂向下的設(shè)計;既支持模塊化設(shè)計,又支持層次化設(shè)計。2,支持廣泛,易于修改:由于VHDL已經(jīng)成為IEEE標準所規(guī)范的硬件描述語言,目前大多數(shù)EDA工具幾乎都支持VHDL,這為VHDL的進
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于vhdl語言-3-8譯碼器的設(shè)計
- 三八譯碼器 絕對是下載即可用
- 基于vhdl語言的hdb3編譯碼器的設(shè)計畢業(yè)論文
- 赫夫曼編碼譯碼器
- 譯碼器設(shè)計和ip核
- Viterbi譯碼器的硬件設(shè)計.pdf
- Viterbi譯碼器的FPGA設(shè)計.pdf
- 數(shù)字電視中的RS譯碼器及LDPC編譯碼器設(shè)計與硬件實現(xiàn).pdf
- 課程設(shè)計---pcm編譯碼器設(shè)計
- 基于并行分層譯碼算法的LDPC譯碼器設(shè)計.pdf
- 基于FPGA的LDPC譯碼器設(shè)計.pdf
- ieee802.11aviterbi譯碼器設(shè)計研究
- 7段數(shù)碼顯示譯碼器設(shè)計
- 譯碼器測試設(shè)備研制.pdf
- Viterbi譯碼器的低功耗設(shè)計.pdf
- 7段數(shù)碼顯示譯碼器設(shè)計
- 7段數(shù)碼顯示譯碼器設(shè)計
- 高速VITERBI譯碼器的研究與設(shè)計.pdf
- 實驗二--譯碼器及其應(yīng)用
- 數(shù)字電路——2-4譯碼器設(shè)計
評論
0/150
提交評論