基于vhdl語言-3-8譯碼器的設(shè)計_第1頁
已閱讀1頁，還剩2頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、《EDA技術(shù)》課程實驗報告學(xué)生姓名：黃紅玉所在班級：電信100227指導(dǎo)教師：高金定老師記分及評價：記分及評價：項目滿分5分得分一、實驗名稱實驗4：38譯碼器的設(shè)計二、任務(wù)及要求【基本部分】4分1、在QuartusII平臺上，采用文本輸入設(shè)計方法，通過編寫VHDL語言程序，完成38譯碼器的設(shè)計并進(jìn)行時序仿真。2、設(shè)計完成后生成一個元件，以供更高層次的設(shè)計調(diào)用。3、實驗箱上選擇恰當(dāng)?shù)哪Ｊ竭M(jìn)行驗證，目標(biāo)芯片為ACEX1K系列EP1K30TC

2、1443。【發(fā)揮部分】1分修改設(shè)計，完成36譯碼器的設(shè)計，并進(jìn)行時序仿真。三、實驗程序libraryieeeuseieee.std_logic_1164.alluseieee.std_logic_unsigned.allentitydecoderispt(en:instd_logicabc:instd_logicy:outbit_vect(7downto0))endentitydecoderarchitectureart4ofdecod

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論