已閱讀1頁，還剩63頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、 本文論述了維特比譯碼器的設(shè)計。論文中運用計算機仿真的方法，結(jié)合具體設(shè)計給出了確定“最佳”譯碼器回溯深度的方法。在譯碼器的程序算法實現(xiàn)上，運用查表的方法，使得譯碼簡潔迅速，譯碼器的實時性能良好。所作的主要工作：首先對信道編碼技術(shù)進行了研究，鑒于卷積碼Viterbi譯碼的最優(yōu)的特性和相對適中的復(fù)雜度確定譯碼器編碼譯碼方式：卷積碼Viterbi譯碼。其次，對卷積碼Viterbi譯碼器的實現(xiàn)算法進行了研究，提出了基于DSP及查表法程序?qū)?/p>
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 卷積碼編碼器及Viterbi譯碼器的設(shè)計.pdf
- 卷積碼編碼器及viterbi譯碼器的設(shè)計-畢業(yè)論文
- 卷積碼Viterbi譯碼器的設(shè)計及其FPGA實現(xiàn).pdf
- Viterbi譯碼器的硬件設(shè)計.pdf
- 基于SystemC的Viterbi譯碼器實現(xiàn).pdf
- Viterbi譯碼器的FPGA設(shè)計.pdf
- 基于FPGA的Viterbi譯碼器實現(xiàn).pdf
- Viterbi譯碼器的FPGA實現(xiàn).pdf
- Viterbi譯碼器的低功耗設(shè)計.pdf
- 高速VITERBI譯碼器的研究與設(shè)計.pdf
- 高速Viterbi譯碼器的FPGA實現(xiàn).pdf
- VerlogHDL實現(xiàn)Viterbi譯碼器的研究.pdf
- 基于可重配置模型的Viterbi譯碼器設(shè)計.pdf
- 低功耗Viterbi譯碼器的設(shè)計與實現(xiàn).pdf
- 高效Viterbi譯碼器的結(jié)構(gòu)與實現(xiàn).pdf
- 全并行Viterbi譯碼器的FPGA實現(xiàn).pdf
- UWB中Viterbi譯碼器的FPGA設(shè)計與實現(xiàn).pdf
- 可配置卷積編譯碼器的設(shè)計.pdf
- 可配置的Viterbi譯碼器的FPGA實現(xiàn).pdf
- 赫夫曼編碼譯碼器
評論
0/150
提交評論