高速Viterbi譯碼器的研究與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩68頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著糾錯編碼理論研究的不斷深入,糾錯碼的實際應用越來越廣泛.卷積碼作為其中重要的一種,已被大多數(shù)通信系統(tǒng)所采用,并應用在各種場合.(2,1,7)卷積碼是一種短約束長度最佳碼,編、譯碼器易于實現(xiàn),且具有較強的糾錯能力.本文研究了由(2,1,7)卷積碼作為母碼產(chǎn)生的3/4刪余(Punctured)卷積碼的高速編碼及其軟判決高速Viterbi譯碼的理論和實現(xiàn)問題.首先介紹了Viterbi譯碼算法的新進展,在此基礎(chǔ)上提出了一種適合高速處理的新結(jié)

2、構(gòu);然后,用VHDL語言設計了(2,1,7)卷積碼的編碼器和Viterbi譯碼器,在此基礎(chǔ)上設計了高速3/4刪余卷積碼的編碼器和Viterbi譯碼器,并下載到Xilinx公司的Virtex-Ⅱ系列的FPGA(型號XC2V2000-6bg575)器件上,經(jīng)過時序仿真和實測,單路3/4刪余卷積碼的Viterbi譯碼器譯碼速度接近60Mbit/s,四路并行處理可達到220Mbit/s;最后對(2,1,7)卷積碼的Viterbi譯碼器的性能進行

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論