卷積碼Viterbi譯碼器的設(shè)計(jì)及其FPGA實(shí)現(xiàn).pdf

1、卷積碼被運(yùn)用于衛(wèi)星通信和無線通信系統(tǒng)中,它提供了一種不同于分組碼的在噪聲信道下傳輸信息的一種編碼方案。運(yùn)用卷積碼的優(yōu)點(diǎn)之一是它可以對(duì)連續(xù)的數(shù)據(jù)流進(jìn)行處理。CDMA(Code Division Multiple Access)數(shù)字蜂窩標(biāo)準(zhǔn)IS-95采用卷積碼作為其糾錯(cuò)方案,現(xiàn)在已經(jīng)通過的第三代數(shù)字蜂窩無線通信標(biāo)準(zhǔn)(3G)建議采用Turbo碼作為糾錯(cuò)方案,該碼也是屬于卷積碼。
　　卷積碼的譯碼算法方案有很多,如序列譯碼算法、Fano算

2、法、Viterbi算法,但是真正大規(guī)模應(yīng)用的還是Viterbi算法。Viterbi譯碼算法是1967年Viterbi提出的,它是一種對(duì)無記憶信道卷積碼進(jìn)行譯碼的算法。它充分發(fā)揮了卷積碼的特點(diǎn),因而自Viterbi算法提出以來,無論在理論上還是在實(shí)踐上都得到了極其迅速的發(fā)展,并廣泛的應(yīng)用于各種數(shù)據(jù)傳輸系統(tǒng),特別是無線通信和衛(wèi)星通信系統(tǒng)中。
　　本論文首先介紹了卷積碼及Viterbi譯碼算法的基本原理,并對(duì)卷積碼的糾錯(cuò)性能進(jìn)行了理論分

3、析。接著介紹了Viterbi譯碼器各個(gè)模塊的設(shè)計(jì)及其FPGA實(shí)現(xiàn)。詳細(xì)介紹了廣泛應(yīng)用于衛(wèi)星通信標(biāo)準(zhǔn)的(2,1,6)卷積碼viterbi譯碼器的各個(gè)模塊的設(shè)計(jì):此譯碼器采用并行方式進(jìn)行回溯譯碼,利用單口RAM存儲(chǔ)路徑度量和幸存信息;譯碼器電路使用VerilogHDL語(yǔ)言進(jìn)行描述,Quartus II軟件進(jìn)行功能仿真和布局布線后仿真。重點(diǎn)介紹了Viterbi譯碼器的回溯模塊的設(shè)計(jì)以及仿真測(cè)試方法:Matlab軟件平臺(tái)產(chǎn)生測(cè)試所需要的軟判決信