卷積碼Viterbi譯碼器的設計及其FPGA實現.pdf

1、卷積碼被運用于衛(wèi)星通信和無線通信系統(tǒng)中,它提供了一種不同于分組碼的在噪聲信道下傳輸信息的一種編碼方案。運用卷積碼的優(yōu)點之一是它可以對連續(xù)的數據流進行處理。CDMA(Code Division Multiple Access)數字蜂窩標準IS-95采用卷積碼作為其糾錯方案,現在已經通過的第三代數字蜂窩無線通信標準(3G)建議采用Turbo碼作為糾錯方案,該碼也是屬于卷積碼。
　　卷積碼的譯碼算法方案有很多,如序列譯碼算法、Fano算

2、法、Viterbi算法,但是真正大規(guī)模應用的還是Viterbi算法。Viterbi譯碼算法是1967年Viterbi提出的,它是一種對無記憶信道卷積碼進行譯碼的算法。它充分發(fā)揮了卷積碼的特點,因而自Viterbi算法提出以來,無論在理論上還是在實踐上都得到了極其迅速的發(fā)展,并廣泛的應用于各種數據傳輸系統(tǒng),特別是無線通信和衛(wèi)星通信系統(tǒng)中。
　　本論文首先介紹了卷積碼及Viterbi譯碼算法的基本原理,并對卷積碼的糾錯性能進行了理論分

3、析。接著介紹了Viterbi譯碼器各個模塊的設計及其FPGA實現。詳細介紹了廣泛應用于衛(wèi)星通信標準的(2,1,6)卷積碼viterbi譯碼器的各個模塊的設計:此譯碼器采用并行方式進行回溯譯碼,利用單口RAM存儲路徑度量和幸存信息;譯碼器電路使用VerilogHDL語言進行描述,Quartus II軟件進行功能仿真和布局布線后仿真。重點介紹了Viterbi譯碼器的回溯模塊的設計以及仿真測試方法:Matlab軟件平臺產生測試所需要的軟判決信