版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、作為數(shù)字通信系統(tǒng)中一個重要組成部分，信道編碼技術為保證通信的可靠性發(fā)揮著重要作用，廣泛應用于數(shù)字通信的抗干擾和差錯控制之中。信道編碼分為分組碼和卷積碼兩大類。卷積碼由于其良好的性能更是廣泛應用于衛(wèi)星和無線通信之中。以CDMA（Code Division Multiplex Access）為基礎的數(shù)字蜂窩標準IS－95采用卷積碼作為其糾錯方案；第三代數(shù)字蜂窩無線通信標準也采用并行級聯(lián)卷積碼（Turbo碼）作為其糾錯方案。
卷積碼
2、的譯碼算法有序列譯碼和Viterbi譯碼兩大類，Viterbi譯碼算法由于其簡單、性能優(yōu)異等特性得以廣泛應用。Viterbi譯碼算法在1967年由Viterbi提出，經(jīng)證明它是卷積碼譯碼得最大似然譯碼算法，具有優(yōu)異的譯碼性能。因此，無論是理論還是實踐中，Viterbi譯碼算法被廣泛研究，得到極其迅速的發(fā)展。
本文在大量閱讀前人研究文獻的基礎上，深入的理解和研究了viterbi譯碼算法,認真分析了Viterbi譯碼算法各部分的功
3、能、特點，并將此融入設計之中。采用適合FPGA特點的溢出控制設計方法；改進傳統(tǒng)的寄存器交換法RE（Register Exchange）的幸存路徑管理設計方法；全系統(tǒng)采用輸入數(shù)據(jù)的同步時鐘作為系統(tǒng)時鐘，系統(tǒng)內(nèi)部采用全并行的方式，以提供靈活的速度。
本設計在Viterbi算法研究基礎上對Viterbi譯碼器進行FPGA設計，采用ALTERA公司的QUARTUSII開發(fā)工具為系統(tǒng)開發(fā)平臺，在此平臺上進行VHDL設計、綜合、功能仿真和
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- Viterbi譯碼器的FPGA實現(xiàn).pdf
- 高速Viterbi譯碼器的FPGA實現(xiàn).pdf
- 全并行Viterbi譯碼器的FPGA實現(xiàn).pdf
- 可配置的Viterbi譯碼器的FPGA實現(xiàn).pdf
- 參數(shù)化Viterbi譯碼器的FPGA實現(xiàn).pdf
- Viterbi譯碼器的FPGA實現(xiàn)技術研究.pdf
- Viterbi譯碼器的FPGA設計.pdf
- 基于SystemC的Viterbi譯碼器實現(xiàn).pdf
- UWB中Viterbi譯碼器的FPGA設計與實現(xiàn).pdf
- VerlogHDL實現(xiàn)Viterbi譯碼器的研究.pdf
- 卷積碼Viterbi譯碼器的設計及其FPGA實現(xiàn).pdf
- 高密度光盤Viterbi譯碼器的FPGA設計與實現(xiàn).pdf
- 高效Viterbi譯碼器的結構與實現(xiàn).pdf
- 無線光通信中Viterbi譯碼器FPGA設計實現(xiàn).pdf
- 高速Viterbi譯碼器的研究與實現(xiàn).pdf
- 低功耗Viterbi譯碼器的設計與實現(xiàn).pdf
- （2，1，9）軟判決Viterbi譯碼器的設計與FPGA實現(xiàn).pdf
- Viterbi譯碼器的硬件設計.pdf
- 基于FPGA的LDPC碼譯碼器的實現(xiàn).pdf
- 基于FPGA的Turbo碼編譯碼器實現(xiàn).pdf
評論
0/150
提交評論