多通道聚合物陣列波導(dǎo)光柵的設(shè)計(jì)和制備.pdf

1、由于現(xiàn)代社會(huì)通信容量的激增，提高通信網(wǎng)絡(luò)的容量和速度迫在眉睫。密集波分復(fù)用(DWDM)技術(shù)可以有效地解決上述問題。陣列波導(dǎo)光柵(AWG)在DWDM系統(tǒng)中具有非常重要的作用，它基于平面光波回路技術(shù)(PLC)，具有設(shè)計(jì)靈活、插入損耗低、串?dāng)_低、易與光纖耦合、工藝簡(jiǎn)單、易于批量生產(chǎn)等優(yōu)點(diǎn)。而聚合物AWG具有成本低廉，折射率可調(diào)，易于小型化、集成化等優(yōu)勢(shì)，在平面光波導(dǎo)器件中脫穎而出。AWG器件還易與其他無源/有源器件集成實(shí)現(xiàn)多種功能，因此AWG

2、器件是光通信網(wǎng)絡(luò)應(yīng)用和研發(fā)的熱點(diǎn)。本文的目的就是要研制具有優(yōu)異性能的多通道聚合物陣列波導(dǎo)光柵。
　　本文首先簡(jiǎn)單介紹了光波導(dǎo)理論和陣列波導(dǎo)光柵基礎(chǔ)理論。通過研究AWG結(jié)構(gòu)參數(shù)之間以及參數(shù)和性能指標(biāo)之間相互影響，相互制約的關(guān)系，設(shè)計(jì)出了23通道聚合物陣列波導(dǎo)光柵，并利用光束傳播算法(BPM)進(jìn)行了性能模擬和參數(shù)優(yōu)化。然后開展了聚合物陣列波導(dǎo)光柵的制備工藝研究，重點(diǎn)對(duì)刻蝕工藝進(jìn)行了研究，得到了最佳刻蝕參數(shù)。其中反應(yīng)離子刻蝕(RIE)最

3、佳刻蝕參數(shù)為:刻蝕功率為100w，反應(yīng)室內(nèi)壓強(qiáng)為3pa，刻蝕氣體為O2∶CHF3=30∶20，刻蝕速率約為0.1μm/min;感應(yīng)耦合等離子體刻蝕(ICP)的最佳刻蝕條件為:射頻功率為50w，環(huán)功率為0w，腔室壓強(qiáng)為0.5pa，氣體配比為O2∶CHF3=30∶20，刻蝕速率約為0.1216μm/min。對(duì)比發(fā)現(xiàn)RIE的刻蝕效果更為理想。然后利用甩膜、真空鍍膜、光刻、反應(yīng)離子刻蝕(RIE)、切割研磨拋光等工藝，成功制備出了通道間隔為50G

4、Hz的23通道AWG芯片。測(cè)試結(jié)果表明，芯片的插入損耗為22.46～26.12dB，相鄰?fù)ǖ来當(dāng)_@3dB為8～10dB，插入損耗均勻性約為3.66dB，芯片的有效尺寸為3.40cm×3.75cm。
　　為了減小器件的尺寸，改善器件的性能，本文提出了兩種優(yōu)化設(shè)計(jì)方案，一種是通過優(yōu)化AWG的結(jié)構(gòu)參數(shù)，尤其是對(duì)幾個(gè)重要參數(shù)和彎曲半徑進(jìn)行優(yōu)化，芯片的有效尺寸減小至2.78cm×3.07cm，使AWG的長和寬均減小了0.7cm左右;另一種是

5、通過提高芯層和包層材料的折射率差來進(jìn)一步減小AWG的尺寸，該方法模擬得到的尺寸為1.45cm×1.97cm，使得AWG的長寬分別減小了約1.33cm和1.10cm。測(cè)試結(jié)果表明，優(yōu)化后的小尺寸AWG芯片的插入損耗較優(yōu)化前減小了7～8dB，相鄰?fù)ǖ来當(dāng)_@3dB減小了5dB左右，插入損耗均勻性降低了1dB。實(shí)驗(yàn)結(jié)果不僅實(shí)現(xiàn)了緊湊型AWG的設(shè)計(jì)，還大大地提升了器件的性能，同時(shí)說明了可以通過提高折射率差來實(shí)現(xiàn)器件的小型化而保證性能基本不變，為今