800Mbps吞吐率LDPC碼并行編譯碼關(guān)鍵技術(shù)與驗(yàn)證.pdf

1、隨著無線通信在帶寬和速率上的需求越來越高，對(duì)于信號(hào)的基帶硬件處理的難度也越來越大。LDPC碼因?yàn)槠淞己玫男阅?，已廣泛應(yīng)用于寬帶無線通信。但是如何在有限的硬件資源和時(shí)間資源的條件下，實(shí)現(xiàn) LDPC碼編譯碼并盡可能提高性能，依然是研究的重點(diǎn)。本文研究的課題是在帶寬為600MHz，速率為800Mbps的基帶鏈路中，實(shí)現(xiàn)CCSDS標(biāo)準(zhǔn)中7/8LDPC碼編譯碼，主要內(nèi)容如下。
　　第一，基于LDPC碼編譯碼技術(shù)現(xiàn)狀，對(duì)高速數(shù)傳中LDPC碼編

2、譯碼的硬件實(shí)現(xiàn)面臨的挑戰(zhàn)做了一定的分析。結(jié)合課題所要研究實(shí)現(xiàn)的OFDM高速數(shù)傳基帶原理樣機(jī)，根據(jù)其幀結(jié)構(gòu)格式與速率要求，分析論文實(shí)現(xiàn)的 LDPC碼編碼器與譯碼器的具體難點(diǎn)。
　　第二，設(shè)計(jì)并實(shí)現(xiàn)800Mbps吞吐率LDPC碼并行編碼器，給出了詳細(xì)的編碼器設(shè)計(jì)方案，包括編碼器的整體結(jié)構(gòu)以及輸入子幀模塊、子幀編碼模塊和輸出組幀模塊的具體設(shè)計(jì)。對(duì)編碼過程中，面臨的生成矩陣存儲(chǔ)問題，進(jìn)行了研究，并設(shè)計(jì)出了優(yōu)化的存儲(chǔ)方案。整個(gè)編碼器，采用模

3、塊化設(shè)計(jì)，流式操作，高效且節(jié)省資源。
　　第三，設(shè)計(jì)并實(shí)現(xiàn)800Mbps吞吐率LDPC碼并行譯碼器，給出了詳細(xì)的譯碼設(shè)計(jì)方案，包括譯碼器的總體結(jié)構(gòu)與模塊劃分以及各個(gè)子模塊的具體設(shè)計(jì)。對(duì)譯碼過程中，面臨的校驗(yàn)矩陣中“1”線的存儲(chǔ)問題，給出了切實(shí)可行的方案。最后在FPGA板上分別測(cè)試編譯碼器，完成編譯碼器的實(shí)際驗(yàn)證。
　　論文設(shè)計(jì)實(shí)現(xiàn)的800Mbps吞吐率LDPC碼并行編譯碼器，對(duì)CCSDS標(biāo)準(zhǔn)中7/8LDPC碼在實(shí)際中的應(yīng)用具