基于DSP和FPGA的數(shù)字對消系統(tǒng)設計與實現(xiàn).pdf

1、隨著科技的發(fā)展以及生活的需要，單天線的調頻連續(xù)波雷達（FMCW）的應用日益廣泛。而隨之而來的問題是FMCW雷達的發(fā)射信號對接收通道的泄露比較嚴重，影響制約了它的進一步發(fā)展。
　　本文的研究目的為：針對FMCW雷達這一突出問題開展研究，將FMCW雷達發(fā)射端對接收端的泄漏降到較低的程度。本論文的研究內容具有理論基礎及實踐依據(jù)，具有一定的研究意義和應用價值。解決這一問題，可以使該雷達的作用距離增加，從而使其應用的場合和范圍進一步擴大。<

2、br>　　本文的主要工作是設計開發(fā)一套數(shù)字系統(tǒng)硬件平臺，并在該數(shù)字系統(tǒng)硬件平臺上完成對中頻信號的采集轉換、信號傳輸、控制及對消相關的預處理算法的FPGA仿真與實現(xiàn)。從而，根據(jù)當前泄漏信號的幅度、相位信息，實時計算、反饋輸出控制量，對射頻對消部分進行控制，實現(xiàn)對發(fā)射泄露信號的抑制。
　　首先，本文介紹了該課題的研究目的、研究意義以及國內的研究情況，對幾種常用的設計方案進行優(yōu)劣對比，總結得出本設計所采用的方案，即在傳統(tǒng)的射頻對消基礎上

3、，加入數(shù)字控制系統(tǒng)，實現(xiàn)對射頻對消模塊精確、自適應的控制。
　　其次，本文根據(jù)系統(tǒng)要求的各項技術指標、結合實際因素考量，進行了數(shù)字系統(tǒng)硬件平臺各部分功能規(guī)劃。并依據(jù)數(shù)字系統(tǒng)方案，設計了一套數(shù)字硬件系統(tǒng)平臺。該硬件平臺采用CPCI總線架構、DSP+FPGA協(xié)同處理方式，搭配AD、DA、運放等外設模塊共同構建完成。
　　再次，本文對系統(tǒng)所運用的信號處理算法的流程進行介紹，對 FPGA端所涉及的能量檢測算法、數(shù)字下變頻（DDC）等

4、預處理算法的原理、結構等進行介紹。通過MATLAB、ISE等相關軟件進行仿真，并基于FPGA對上述算法予以實現(xiàn)。
　　最后，基于PCB高速設計準則實現(xiàn)該硬件系統(tǒng)平臺，對系統(tǒng)各硬件模塊及算法進行板級測試、驗證，并結合射頻部分進行聯(lián)合測試，完成對系統(tǒng)整體的功能驗證。聯(lián)調結果表明：加入數(shù)字系統(tǒng)后，泄露信號功率下降。結合環(huán)形器隔離度，整個系統(tǒng)在以9.41GHz為中心頻率的300MHz帶寬范圍內，進行逐個單頻點的測試，幾乎均可實現(xiàn)對消70d