SM3密碼雜湊算法在物聯(lián)網(wǎng)安全芯片設(shè)計(jì)中的硬件實(shí)現(xiàn)及優(yōu)化.pdf

1、隨著物聯(lián)網(wǎng)(IOT，Internet of Things)產(chǎn)業(yè)的快速發(fā)展，物聯(lián)網(wǎng)產(chǎn)品成為當(dāng)今社會主流的產(chǎn)品之一，已經(jīng)與人類世界生活息息相關(guān)，信息安全技術(shù)在物聯(lián)網(wǎng)產(chǎn)品中也越來越被重視。保護(hù)物聯(lián)網(wǎng)安全的核心技術(shù)-密碼技術(shù)也越發(fā)凸顯其重要性。從古至今密碼技術(shù)一直都在廣泛的被使用，隨著計(jì)算機(jī)和網(wǎng)絡(luò)通信技術(shù)的快速發(fā)展，越來越多的信息需要受到嚴(yán)格的保密，密碼學(xué)也逐漸的走進(jìn)了公眾的日常生活。二十世紀(jì)七十年代末，雜湊函數(shù)被引入密碼學(xué)，它在數(shù)據(jù)完整性、構(gòu)

2、造數(shù)字簽名和認(rèn)證方案等方面不可或缺。密碼學(xué)一直以來都是業(yè)界的重要研究課題，并且在復(fù)雜度和安全性能上也不斷在革新和提高。SM3密碼雜湊算法是我國國家密碼局2010年公布的用于商業(yè)的密碼雜湊標(biāo)準(zhǔn)。基于SM3密碼雜湊算法的優(yōu)化設(shè)計(jì)，可以極大的提高其運(yùn)算效率。
　　本文研究來源于某微電子公司的研究項(xiàng)目，本文主要闡述了SM3密碼雜湊算法在物聯(lián)網(wǎng)安全芯片設(shè)計(jì)中的硬件實(shí)現(xiàn)及優(yōu)化。具體研究內(nèi)容如下：
　　首先是SM3密碼雜湊算法的優(yōu)化方法介

3、紹。根據(jù)現(xiàn)有的國密 SM3密碼雜湊算法技術(shù)和現(xiàn)有研究基礎(chǔ)，本文針對SM3密碼算法運(yùn)行過程中運(yùn)行效率和設(shè)計(jì)成本問題，通過減少變量字在迭代過程中關(guān)鍵路徑的串行加法運(yùn)算的數(shù)量提高SM3密碼算法的運(yùn)行速度，和減少在迭代壓縮過程中使用的不必要存儲單元減少SM3密碼算法的軟硬件成本，兩種方法相結(jié)合達(dá)到優(yōu)化SM3密碼雜湊算法的目的。
　　其次是 SM3密碼雜湊算法優(yōu)化代碼介紹。本文使用 C語言仿真工具VS2012(Microsoft Visua

4、l Studio)驗(yàn)證硬件描述語言Verilog代碼的正確性，通過輸入多組不同長度的消息，得到最后的雜湊結(jié)果進(jìn)行比較。此外文章還通過IC設(shè)計(jì)仿真工具VCS(Verilog Compiled Simulator)對SM3密碼算法的運(yùn)算時(shí)間和算法規(guī)模進(jìn)行對比驗(yàn)證，并實(shí)現(xiàn)驗(yàn)證目標(biāo)。
　　最后總結(jié)了SM3密碼算法優(yōu)化結(jié)論。關(guān)鍵路徑串行加法運(yùn)算數(shù)量的減少和存儲單元數(shù)量的減少，顯著提高了SM3密碼雜湊算法的運(yùn)算速度，并可以降低算法運(yùn)算規(guī)模，減