跳頻通信系統(tǒng)中LDPC編譯碼算法及FPGA的實現(xiàn).pdf

1、隨著跳頻通信技術的快速發(fā)展，人們對跳頻通信系統(tǒng)技術的要求越來越高，尤其是跳頻通信系統(tǒng)對噪聲與干擾環(huán)境下信息傳輸誤碼率的要求也越來越高，為了進一步提升跳頻通信系統(tǒng)的可靠性，降低系統(tǒng)的誤碼率成為跳頻通信領域內(nèi)的研究熱點。本文在“跳頻通信系統(tǒng)”課題的背景下，對LDPC碼編譯碼的設計及FPGA的實現(xiàn)進行了深入的研究，主要內(nèi)容概要如下：
　　首先，對課題的研究背景及意義、LDPC碼的發(fā)展現(xiàn)狀做了總結，闡述了數(shù)字通信系統(tǒng)的研究現(xiàn)狀，并給出數(shù)字

2、通信系統(tǒng)結構框圖。根據(jù)跳頻通信系統(tǒng)的工作原理，802.16協(xié)議的基本內(nèi)容，深入研究和分析跳頻通信系統(tǒng)以及802.16e協(xié)議下的LDPC碼。
　　其次，在FPGA中實現(xiàn)LDPC編碼算法。分析和研究高斯消去算法、LU分解算法以及Efficient算法的編碼原理，通過比較每種算法的運算復雜度，最后以簡化的Efficient算法作為本文在FPGA上實現(xiàn)的編碼算法。以簡化的Efficient算法的核心思想，構建IEEE802.16e標準LD

3、PC編碼器。在不同碼率，固定碼長的條件下，運用Verilog硬件語言設計802.16e標準LDPC碼的編碼器，并對每一個模塊分析和設計。通過Modelsim軟件對頂層模塊進行仿真，并將Modelsim仿真的編碼結果與Matlab編譯產(chǎn)生的碼字進行比較，證明該方案的可行性。
　　最后，在FPGA中實現(xiàn)LDPC譯碼算法。通過分析和研究硬判決算法和軟判決算法（BP算法、LLR-BP算法和Min-Sum-BP算法）的譯碼機制。考慮到計算復

4、雜度和可實現(xiàn)性，本文通過Matlab仿真給出基于Min-Sum-BP算法在不同迭代次數(shù)、不同碼率、不同擴展因子下性能對比曲線，通過在FPGA上實現(xiàn)并驗證Min-Sum-BP譯碼算法，證明本文使用的譯碼算法的有效性。通過掌握Min-Sum-BP算法的核心思想，可以構建基于IEEE802.16e標準的LDPC譯碼器，并在不同碼率，固定碼長條件下，運用Verilog硬件語言設計符合802.16e標準的LDPC譯碼器。使用Modelsim軟件對