基于超混沌的偽隨機序列發(fā)生器的FPGA實現(xiàn).pdf

1、近年來，信息安全問題日益凸顯，人們越來越多地開始關(guān)注個人信息的安全。偽隨機序列在信息加密科學(xué)技術(shù)領(lǐng)域有著廣泛的應(yīng)用，因此設(shè)計性能優(yōu)良的偽隨機序列發(fā)生器成為研究的熱點?；煦缦到y(tǒng)由于對初始條件的敏感依賴性而能產(chǎn)生數(shù)量眾多、非相關(guān)、類隨機而又確定可再生的混沌序列，在偽隨機序列發(fā)生器設(shè)計領(lǐng)域有著很好的前景。
　　本畢業(yè)論文以Qi超混沌系統(tǒng)為研究對象，首先以DSP-Builder和硬件描述語言兩種方式在FPGA硬件平臺實現(xiàn)了該超混沌系統(tǒng)。并

2、對比和總結(jié)了這兩種設(shè)計方式的優(yōu)缺點，從而為以后的設(shè)計提供一定的參考?；赒i超混沌系統(tǒng)設(shè)計了一個單精度浮點數(shù)偽隨機數(shù)發(fā)生器。采用自頂向下的設(shè)計方法，規(guī)劃了偽隨機數(shù)發(fā)生器的整體結(jié)構(gòu)和各個功能模塊，并采用Verilog HDL進行了模塊化設(shè)計。采用分時復(fù)用的思想，通過模塊復(fù)用以速度換面積來節(jié)省系統(tǒng)資源占用，并且利用高維混沌及計算機浮點數(shù)格式的特點，通過比特位抽取的方法來有效地提高偽隨機序列生成速率。最后的實驗結(jié)果驗證了設(shè)計的正確性，仿真結(jié)果