基于FPGA和單片機的DDS信號發(fā)生器設計.pdf

1、在現(xiàn)代測試領域中，信號發(fā)生器是應用最普遍、最基本、也是最為廣泛的電子儀器之一，在電子設備的調(diào)試、維修等過程中，在學生的試驗、實習中，經(jīng)常用到信號源。因此，精度高、穩(wěn)定性好、成本低、功能多樣的信號發(fā)生器的研究顯得非常重要。
　　DDS是直接數(shù)字式頻率合成器的英文縮寫。與傳統(tǒng)的頻率合成器相比，由于具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點，DDS廣泛使用在電信與電子儀器領域，成為實現(xiàn)設備全數(shù)字化的一個關(guān)鍵技術(shù)?，F(xiàn)場可編程門陣列（

2、FPGA）由于具有計算速度快、集成度高、應用靈活、可實現(xiàn)大容量存儲器等功能，廣泛應用在數(shù)字專用集成電路的設計中。FPGA能有效地實現(xiàn)DDS技術(shù)，降低生產(chǎn)成本，提高信號源的性能，代表未來的發(fā)展方向。目前信號發(fā)生器的設計技術(shù)主要有:直接合成法、間接合成法和直接數(shù)字頻率合成法（DDS）。
　　本設計應用DDS原理，在FPGA上實現(xiàn)一個DDS信號發(fā)生器的功能，硬件電路由電源電路、按鍵顯示電路、AT89S52單片系統(tǒng)、現(xiàn)場可編程門陣列FPG