已閱讀1頁(yè)，還剩47頁(yè)未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、為了滿足多路傳感器數(shù)據(jù)的高速采集與存儲(chǔ)要求，本文以ARM嵌入式處理器S3C2440為基礎(chǔ)，擴(kuò)展FPGAEP2C8芯片作為協(xié)處理器，設(shè)計(jì)完成了基于ARM+FPGA架構(gòu)的多路高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)。
系統(tǒng)采用AD9283模數(shù)轉(zhuǎn)換器芯片進(jìn)行模擬量信號(hào)的采集，選擇AD7503模擬開關(guān)進(jìn)行8路模擬量的切換。并利用FPGA芯片控制AD采集模塊的數(shù)據(jù)采集，實(shí)現(xiàn)FIFO數(shù)據(jù)緩存。ARM處理器以DMA方式接收多通道采集數(shù)據(jù)，將結(jié)果存儲(chǔ)到CF卡，進(jìn)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速SERDES接口的關(guān)鍵電路設(shè)計(jì).pdf
- 基于ARM+FPGA的高速信號(hào)采集與存儲(chǔ)系統(tǒng)設(shè)計(jì).pdf
- fpga控制的ps2接口電路設(shè)計(jì)
- ARM11高速電路設(shè)計(jì)與仿真.pdf
- 高速ADC的輸入輸出接口電路設(shè)計(jì).pdf
- 基于FPGA實(shí)現(xiàn)高速串口通信的電路設(shè)計(jì).pdf
- 基于ARM+FPGA的實(shí)物投影儀的設(shè)計(jì).pdf
- 基于FPGA的多路脈沖時(shí)序控制電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于Cadence軟件的高速AD電路設(shè)計(jì)與仿真.pdf
- 基于ARM+FPGA的雷達(dá)伺服控制器設(shè)計(jì).pdf
- 基于ARM+FPGA的激光打標(biāo)機(jī)控制器設(shè)計(jì).pdf
- 基于ARM+FPGA架構(gòu)高性能PLC的研究與設(shè)計(jì).pdf
- 基于fpga的i2c串行總線接口電路設(shè)計(jì)
- 具有預(yù)加重和均衡的高速CML接口電路設(shè)計(jì).pdf
- IPoverCCSDS適配器高速接口電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于ARM+FPGA的紅外與CCD圖像融合系統(tǒng)設(shè)計(jì).pdf
- 2.7ghz高速接口電路的esd電路設(shè)計(jì)及仿真分析
- 基于ARM+FPGA的北斗導(dǎo)航終端的研究與設(shè)計(jì).pdf
- 基于ARM+FPGA結(jié)構(gòu)的通用儀器硬件平臺(tái)的設(shè)計(jì).pdf
- 基于Interlaken的高速數(shù)據(jù)傳輸接口電路設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論